-
公开(公告)号：CN115939212A
公开(公告)日：2023-04-07
申请号：CN202211421116.3
申请日：2022-11-14
Applicant: 杭州电子科技大学
IPC: H01L29/78 , H01L29/51 , H01L29/10 , H01L21/336
Abstract: 本发明公开了一种非对称横向高斯掺杂的负电容无结环栅晶体管及制备方法。本发明通过在整个沟道和漏极延伸区对沿着沟道方向进行横向高斯掺杂，形成全局横向高斯掺杂的浓度分布形式。本发明通过在全局横向高斯掺杂的基础上，调整源/漏延伸区的长度，形成长度与浓度分布均不对称负电容无结环栅晶体管结构，从而降低器件的亚阈值摆幅、提高开关电流比并有效抑制短沟道效应造成的漏致势垒降低效应。
-
公开(公告)号：CN114551242A
公开(公告)日：2022-05-27
申请号：CN202210176512.8
申请日：2022-02-25
Applicant: 杭州电子科技大学
IPC: H01L21/336 , H01L29/78
Abstract: 本发明公开了一种抑制负电容鳍式晶体管功函数变异影响的方法。本发明通过在源/漏极与栅极之间引入两种不同介质和不同厚度的双层侧墙，形成在靠近金属栅极的一定区域内同时引入high‑k侧墙和low‑k侧墙的结构。本发明通过调节双层侧墙结构中的low‑k与high‑k侧墙的材料种类和厚度，增加有效栅极长度和栅极面积，从而有效的抑制金属栅极功函数的随机分布而导致的器件性能波动的问题，进而提高芯片的成品率和可靠性。
-
公开(公告)号：CN109508500A
公开(公告)日：2019-03-22
申请号：CN201811365053.8
申请日：2018-11-16
Applicant: 杭州电子科技大学
IPC: G06F17/50
Abstract: 本发明公开了一种估计金属栅晶粒随机取向引起FinFET阈值统计分布的方法，该估计方法具体包括6个步骤：先用sentaurus设计出合适的结构模型，然后在sdevice中确定栅极金属晶粒随机取向的参数模型，接着仿真出随机生成的500个栅极金属晶粒随机取向模型的模拟/射频性能参数，再接着使用Inspect工具提取出Id-Vg曲线并调用f_VT1函数提取出器件性能参数VT的样本数据，然后将相关数据导入至Origin中，根据最大似然法利用Origin的分析工具箱判断拟合GaussAmp统计分布，最后通过卡方检验验证统计分布的正确性。本发明提供了一种在可以在电路设计早期快速精确地估计由于FinFET器件的栅极金属晶粒随机取向导致实际器件和电路的模拟/射频性能变化统计分布的方法。
-
公开(公告)号：CN108416179A
公开(公告)日：2018-08-17
申请号：CN201810465594.1
申请日：2018-05-16
Applicant: 杭州电子科技大学
Inventor： 吕伟锋
IPC: G06F17/50
Abstract: 本发明公开了一种负电容场效应晶体管中抑制随机掺杂效应的建模方法。该方法提供了NC-MOSFET的剖面结构，在传统MOSFET的金属栅极上添加一层氧化铪（HfO）作为铁电材料，实现负电容的集成制作。建立了NC-MOSFET的串联等效电容模型，解析了器件的性能参数与负电容的数学关系，并根据电容分压原理，推导内部栅极的电压，明晰了内部电压放大的机制，通过计算CEQ，IDNC，SSNC和DIBLNC的标准差、偏度和峰度，实现了其抑制RDE效应的原理分析和建模。
-
公开(公告)号：CN116153975A
公开(公告)日：2023-05-23
申请号：CN202310262126.5
申请日：2023-03-17
Applicant: 杭州电子科技大学
IPC: H01L29/08 , H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明公开了一种抑制负电容鳍式晶体管输出电流损耗的方法。本发明通过改变NC‑FinFET源/漏延伸区的掺杂工艺，使用高斯轻掺杂工艺技术替代常规的均匀掺杂工艺技术，从而降低栅‑漏耦合电容，提高漏极区域内部电势，提升器件输出电流，而且可以进一步抑制NC‑FinFET的短沟道效应，提高器件性能。
-
Patent Agency Ranking
公开(公告)号：CN108198867B
公开(公告)日：2021-04-20
申请号：CN201711473088.9
申请日：2017-12-29
Applicant: 杭州电子科技大学
Abstract: 本发明涉及一种低功耗GaN/AlGaN共振隧穿二极管。本发明包括GaN基底、n+‑GaN集电区层、i‑GaN第一隔离层、i‑AlGaN第一势垒层、i‑GaN量子阱层、i‑AlGaN第二势垒层、i‑GaN或者i‑InGaN第二隔离层、n+‑GaN发射区层、AlN钝化层、集电区金属电极引脚与发射区金属电极引脚。本发明采用高质量非极性上表面的外延本征GaN基底上外延生长GaN/AlGaN纳米薄膜制备的共振隧穿二极管。具有足够明显且实用的负微分电阻伏安特性，在足够低的正偏压下具有较低的峰值电流与谷值电流，功耗较低。
-
公开(公告)号：CN109786466A
公开(公告)日：2019-05-21
申请号：CN201910066276.2
申请日：2019-01-24
Applicant: 杭州电子科技大学
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明公开了一种可以提高FinFET器件高频/高速性能的方法，本发明包括如下步骤：在现有的FinFET制作工艺中，当完成沟道刻蚀后，在栅氧化层沉积之前，在沟道靠近漏端(drain)的一半沟道区域注入一定浓度和剂量的锗（Ge）离子，并且保持之后的现有工艺技术不做改变。因此，这种方法与以往的工艺具有很好的兼容性，制作过程并没有明显的增加工艺的难度与复杂度。另外，还提供了理论基础，以及提高的性能的计算方法。本发明提供了一种可以提高FinFET器件高频/高速性能的方法以满足一些现代电路对器件高频/高速性能越来越高的需求。
-
公开(公告)号：CN112332813B
公开(公告)日：2023-08-11
申请号：CN202011282372.X
申请日：2020-11-17
Applicant: 杭州电子科技大学
Abstract: 本发明公开了一种带异步置位复位的CMOS混合型边沿忆阻D触发器电路，电路具有非易失的特点并且带有异步置位复位功能。整个电路包括三个模块：前级忆阻D锁存器模块，后级忆阻D锁存器模块以及异步忆阻置位复位模块。前级忆阻D锁存器模块包括MOS管T1、T2、T3、T4和T5，忆阻器M1，电阻R1以及2个CMOS反相器N1和N2；后级忆阻D锁存器模块包括MOS管T6、T7、T8、T9和T10，忆阻器M2电阻R2以及2个CMOS反相器N5和N6；异步忆阻置位复位模块包括忆阻器M3、M4、M5、M6、M7、M8和M9，以及2个反相器N7和N8；还有用于时钟输入的2个CMOS反相器N3和N4。电路利用了Biolek阈值型忆阻器，该模型具有阈值特性以及记忆特性，利用这种忆阻器模型使得整个电路结构简单，响应速度快。
-
公开(公告)号：CN113223965B
公开(公告)日：2023-02-24
申请号：CN202110417676.0
申请日：2021-04-19
Applicant: 杭州电子科技大学
IPC: H01L21/336 , H01L29/78 , H01L29/08
Abstract: 本发明公开了一种补偿负电容晶体管在高漏极电压下靠近漏极侧内栅电势损失的方法，本发明在现有的N型负电容晶体管制作过程中，增加一道P型离子的沟道注入步骤。具体实施方法为：在完成N型负电容晶体管的金属栅极TiN材料积淀工艺之后，在靠近漏端(drain)的沟道区域局部额外注入一定浓度的P型离子，目的是提高漏极与沟道交界处局部区域的P型离子的掺杂浓度，并且保持之后的现有工艺技术和步骤都不变。其特点是这种方法与现有nNCFET工艺具有很好的兼容性，制造过程没有明显的增加工艺难度与复杂度。本发明通过可以缓解负电容晶体管输出电流随着漏极电压升高而下降导致的负微分电阻现象，保持了nNCFET优良的性能。
-
公开(公告)号：CN109508500B
公开(公告)日：2022-11-25
申请号：CN201811365053.8
申请日：2018-11-16
Applicant: 杭州电子科技大学
IPC: G06F30/398
Abstract: 本发明公开了一种估计金属栅晶粒随机取向引起FinFET阈值统计分布的方法，该估计方法具体包括6个步骤：先用sentaurus设计出合适的结构模型，然后在sdevice中确定栅极金属晶粒随机取向的参数模型，接着仿真出随机生成的500个栅极金属晶粒随机取向模型的模拟/射频性能参数，再接着使用Inspect工具提取出Id‑Vg曲线并调用f_VT1函数提取出器件性能参数VT的样本数据，然后将相关数据导入至Origin中，根据最大似然法利用Origin的分析工具箱判断拟合GaussAmp统计分布，最后通过卡方检验验证统计分布的正确性。本发明提供了一种在可以在电路设计早期快速精确地估计由于FinFET器件的栅极金属晶粒随机取向导致实际器件和电路的模拟/射频性能变化统计分布的方法。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.01 seconds)
