-
公开(公告)号：CN114551242A
公开(公告)日：2022-05-27
申请号：CN202210176512.8
申请日：2022-02-25
Applicant: 杭州电子科技大学
IPC: H01L21/336 , H01L29/78
Abstract: 本发明公开了一种抑制负电容鳍式晶体管功函数变异影响的方法。本发明通过在源/漏极与栅极之间引入两种不同介质和不同厚度的双层侧墙，形成在靠近金属栅极的一定区域内同时引入high‑k侧墙和low‑k侧墙的结构。本发明通过调节双层侧墙结构中的low‑k与high‑k侧墙的材料种类和厚度，增加有效栅极长度和栅极面积，从而有效的抑制金属栅极功函数的随机分布而导致的器件性能波动的问题，进而提高芯片的成品率和可靠性。
-
公开(公告)号：CN112953498A
公开(公告)日：2021-06-11
申请号：CN202110390108.6
申请日：2021-04-12
Applicant: 杭州电子科技大学
IPC: H03K19/003 , H03K19/094
Abstract: 本发明公开了一种带异步置位复位的CMOS混合型SR忆阻锁存器电路，包括二个模块：SR忆阻锁存器模块以及忆阻异步置位复位功能模块。SR忆阻锁存器模块包括第一MOS管T1、第二MOS管T2、第三MOS管T3、第四MOS管T4、第五MOS管T5、第六MOS管T6、第一忆阻器M1、第一反相器N1和第二反相器N2以及第一电阻R1；忆阻异步置位复位功能模块包括第二忆阻器M2、第三忆阻器M3、第四忆阻器M4、第五忆阻器M5以及第三反相器N3；SR忆阻锁存器模块由忆阻器与CMOS混合构成，电路具有非易失性。忆阻异步置位复位功能模块由忆阻器构成的与门和或门构建而成，利用忆阻逻辑门电路最大化简化电路结构从而减少元器件数量。
-
-
公开(公告)号：CN112787657B
公开(公告)日：2022-05-17
申请号：CN202110029649.6
申请日：2021-01-11
Applicant: 杭州电子科技大学
IPC: H03K19/20
Abstract: 本发明公开了一种可编程忆阻器逻辑电路，包括第一阈值型忆阻器Ma、第二阈值型忆阻器Mb、第三阈值型忆阻器Mc、第四阈值型忆阻器Md、第一NMOS晶体管M1、第二NMOS晶体管M2、第三NMOS晶体管M3、第四NMOS晶体管M4、第五NMOS晶体管M5、第六NMOS晶体管M6、第一电阻R1和第二电阻R2、第一使能端S1、第二使能端S2和第三使能端S3。该电路通过调节使能端来实现在同一电路中完成“与”、“或”、“非”逻辑运算的功能，电路结构简单，功能调节灵活，对基于忆阻器的数字逻辑电路的研究具有重大意义。
-
公开(公告)号：CN112953498B
公开(公告)日：2022-05-03
申请号：CN202110390108.6
申请日：2021-04-12
Applicant: 杭州电子科技大学
IPC: H03K19/003 , H03K19/094
Abstract: 本发明公开了一种带异步置位复位的CMOS混合型SR忆阻锁存器电路，包括二个模块：SR忆阻锁存器模块以及忆阻异步置位复位功能模块。SR忆阻锁存器模块包括第一MOS管T1、第二MOS管T2、第三MOS管T3、第四MOS管T4、第五MOS管T5、第六MOS管T6、第一忆阻器M1、第一反相器N1和第二反相器N2以及第一电阻R1；忆阻异步置位复位功能模块包括第二忆阻器M2、第三忆阻器M3、第四忆阻器M4、第五忆阻器M5以及第三反相器N3；SR忆阻锁存器模块由忆阻器与CMOS混合构成，电路具有非易失性。忆阻异步置位复位功能模块由忆阻器构成的与门和或门构建而成，利用忆阻逻辑门电路最大化简化电路结构从而减少元器件数量。
-
Patent Agency Ranking
公开(公告)号：CN113590082A
公开(公告)日：2021-11-02
申请号：CN202110721815.9
申请日：2021-06-28
Applicant: 杭州电子科技大学
IPC: G06F7/501 , H03K19/0944
Abstract: 本发明公开了一种基于文字运算的三值忆阻全加器电路，包括加数A输入模块、加数B输入模块、进位Cin输入模块、文字运算模块、SUM输出模块和进位Cout输出模块；其中，所述加数A输入模块与进位Cin输入模块相连，用于产生文字运算模块的输入X；所述SUM输出模块与加数B输入模块、文字运算模块相连，用于实现和的输出；所述进位Cout输出模块与文字运算模块、SUM输出模块相连，用于实现进位Cout的输出。
-
公开(公告)号：CN108198867A
公开(公告)日：2018-06-22
申请号：CN201711473088.9
申请日：2017-12-29
Applicant: 杭州电子科技大学
Abstract: 本发明涉及一种低功耗GaN/AlGaN共振隧穿二极管。本发明包括GaN基底、n+-GaN集电区层、i-GaN第一隔离层、i-AlGaN第一势垒层、i-GaN量子阱层、i-AlGaN第二势垒层、i-GaN或者i-InGaN第二隔离层、n+-GaN发射区层、AlN钝化层、集电区金属电极引脚与发射区金属电极引脚。本发明采用高质量非 极性上表面的外延本征GaN基底上外延生长GaN/AlGaN纳米薄膜制备的共振隧穿二极管。具有足够明显且实用的负微分电阻伏安特性，在足够低的正偏压下具有较低的峰值电流与谷值电流，功耗较低。
-
公开(公告)号：CN108183136A
公开(公告)日：2018-06-19
申请号：CN201711478511.4
申请日：2017-12-29
Applicant: 杭州电子科技大学
IPC: H01L29/88
Abstract: 本发明涉及一种新型电压域振荡二极管。本发明包括初始上表面为镓面GaN基底、n+-qInGaN集电区层、i-InGaN第一隔离层、i-InGaN第一势垒层、i-InGaN量子阱层、i-GaN第二势垒层、i-InGaN第二隔离层、n+-InGaN发射区层、AlN钝化层、集电区金属电极引脚和发射区金属电极引脚。本发明采用GaN基双势垒单量子阱超晶格结构的势垒层极化电场削弱外加电场作用，有效抑制低偏置电压区域带内共振隧穿；利用紧邻集电极势垒的集电区耗尽层作为集电极势垒的辅助势垒，伏安特性在较高偏压区表现为多协调制电流振荡各能级对应电子波函数的共振隧穿与叠加，形成很多个微分负阻区与正电阻区相间排列。
-
公开(公告)号：CN108052727A
公开(公告)日：2018-05-18
申请号：CN201711298716.4
申请日：2017-12-08
Applicant: 杭州电子科技大学
IPC: G06F17/50
Abstract: 本发明涉及金属栅电容统计分布的估计方法。一种金属栅功函数变化导致栅电容统计分布的估计方法，包括如下步骤：通过HSPICE软件，设定相关的变异参数，确定绝对标准偏差的大小，并进行10000次的蒙特卡罗仿真。提取MOSFET器件的栅电容参数C。将数据读取到MATLAB中并应用其统计工具箱，进行概率密度函数和累积概率函数拟合并表征；用假设检验判断统计的正确性。本发明利用密度函数、累计概率函数拟合并表征，使用假设检验判断，能在CMOS器件和电路设计早期，快速精确地预测由于MG‑WFV效应导致实际纳米器件和电路的制造性能变化的统计分布，以减少实际制造集成电路芯片性能的盲目性。
-
公开(公告)号：CN101872771A
公开(公告)日：2010-10-27
申请号：CN201010197471.8
申请日：2010-06-08
Applicant: 杭州电子科技大学
IPC: H01L27/12
Abstract: 本发明涉及一种逆导型SOI LIGBT器件单元。常规的SOI LIGBT由于没有集成反向续流器件，不具备逆向导通功能。本发明包括半导体衬底、隐埋氧化层、缓冲区、漂移区、阱区、阱接触区、源区、栅氧化层；其中隐埋氧化层将半导体衬底和顶层器件层完全隔离，顶层器件层分为缓冲区和漂移区，内部沟槽隔离氧化层将顶层器件层隔离成主器件部分和续流二极管部分；主器件部分上设置有主器件阳极接触区、主器件阳极短路点区，续流二极管部分设置有续流二极管阴极接触区。本发明由于将反向续流二极管集成在SOI LIGBT器件单元结构之中，无需外接任何器件就具有逆向导通能力，有利于节省资源、降低能耗。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.023 seconds)
