-
公开(公告)号：CN103367246A
公开(公告)日：2013-10-23
申请号：CN201310121979.3
申请日：2013-04-02
Applicant: 意法半导体股份有限公司
Inventor： A·帕加尼
IPC: H01L21/768 , H01L23/544
CPC classification number: H01L22/34 , H01L21/743 , H01L21/76898 , H01L22/14
Abstract: 本发明的一些实施例涉及用于硅通孔的电测试的改进系统以及对应的制造工艺。一种用于制造系统的工艺，该系统用于对在垂直方向上穿过半导体材料的衬底延伸的通孔的电测试，该工艺构思在本体中集成电测试电路以实现检测穿过微电子掩埋结构的通孔的至少一个电学参数，该微电子掩埋结构限定朝着外部的电连接元件与通孔的掩埋端之间的电路径；集成步骤构思提供沟槽并且在沟槽的底部处形成掺杂掩埋区域，具有与衬底的掺杂相反的掺杂以便形成半导体结，当其正向偏置时限定电路径；具体而言，半导体结具有小于导电区域的在与垂直方向横切的水平面上的表面面积的结面积，以此方式具有减小的反向饱和电流。
-
公开(公告)号：CN107845623B
公开(公告)日：2021-09-28
申请号：CN201710931764.6
申请日：2013-04-02
Applicant: 意法半导体股份有限公司
Inventor： A·帕加尼
IPC: H01L23/544 , H01L21/66 , H01L21/74 , H01L21/768
Abstract: 本发明的一些实施例涉及用于硅通孔的电测试的改进系统以及对应的制造工艺。一种用于制造系统的工艺，该系统用于对在垂直方向上穿过半导体材料的衬底延伸的通孔的电测试，该工艺构思在本体中集成电测试电路以实现检测穿过微电子掩埋结构的通孔的至少一个电学参数，该微电子掩埋结构限定朝着外部的电连接元件与通孔的掩埋端之间的电路径；集成步骤构思提供沟槽并且在沟槽的底部处形成掺杂掩埋区域，具有与衬底的掺杂相反的掺杂以便形成半导体结，当其正向偏置时限定电路径；具体而言，半导体结具有小于导电区域的在与垂直方向横切的水平面上的表面面积的结面积，以此方式具有减小的反向饱和电流。
-
公开(公告)号：CN108562842B
公开(公告)日：2020-10-16
申请号：CN201810234290.4
申请日：2015-11-24
Applicant: 意法半导体股份有限公司
IPC: G01R31/28 , H01L21/66 , H01L21/762 , H01L23/00 , H01L23/58
Abstract: 本公开涉及具有绝缘沟槽的IC及相关的方法。一种IC可以包括：半导体衬底，半导体衬底具有形成在衬底中的电路；在半导体衬底上方并且具有耦合到电路的天线的互连层；以及在互连层的外围周围的密封环。IC可以包括竖直地延伸到半导体衬底中并且从半导体衬底的相邻的一侧向半导体衬底的相邻的另一侧横向地延伸跨过半导体衬底的电绝缘沟槽。
-
公开(公告)号：CN104641731B
公开(公告)日：2019-01-08
申请号：CN201380046231.X
申请日：2013-09-25
Applicant: 意法半导体股份有限公司
IPC: H05K1/02
Abstract: 一种平面电气电路板可以包括可折叠材料的平面支座，限定了基底表面以及沿着相应折叠线耦合至基底表面的翼部，以使得当沿着折叠线折叠时翼部相对于基底表面竖立并且保持在该位置。辅助电路在平面支座上并且可以包括限定在翼部上以及在基底表面上的电容性耦合板的配对，以及耦合至电容性耦合板配对的对应一个的电通信线。
-
公开(公告)号：CN104916622B
公开(公告)日：2019-01-04
申请号：CN201510316863.4
申请日：2011-02-16
Applicant: 意法半导体股份有限公司
Inventor： A·帕加尼
IPC: H01L23/544
Abstract: 本公开涉及半导体材料的主体和用于制造半导体材料的主体的方法。提供一种半导体材料的主体，其包括衬底(3)和至少一个第一通孔(10)，所述第一通孔(10)至少部分地延伸穿过所述衬底(3)并且具有掩埋在所述衬底(3)中并且从所述主体(2)的外部不可访问的第一末端(10b)，其特征在于，其包括集成在所述衬底(3)中的掩埋微电子结构(28)，以便电耦合到所述第一通孔(10)的所述第一末端(10b)，从而在所述衬底(3)中关闭电路径。
-
Patent Agency Ranking
公开(公告)号：CN108376653A
公开(公告)日：2018-08-07
申请号：CN201810008556.3
申请日：2018-01-04
Applicant: 意法半导体股份有限公司
Inventor： A·帕加尼
IPC: H01L21/66
CPC classification number: H01L22/34 , G01R31/2834 , G01R31/2853 , G01R31/2884 , G01R31/44 , H01L21/76898 , H01L22/14 , H01L23/481 , H01L29/861
Abstract: 一种衬底包括掺杂有相反导电类型的第一半导体层和第二半导体层，第一半导体层和第二半导体层在PN结处彼此接触以形成结型二极管。由绝缘层侧向包围的导电区域形成的至少一个硅通孔结构完全穿过第一半导体层并且部分穿过第二半导体层延伸，硅通孔结构具有嵌入在第二半导体层中并且与第二半导体层物理接触和电接触的后端。第一电连接件被制作成连接到第一硅通孔结构，并且第二电连接件被制作成连接到第一半导体层。在第一电连接件和第二电连接件处施加并感测测试电流，以检测至少一个硅通孔结构中的缺陷。
-
公开(公告)号：CN103154975B
公开(公告)日：2018-08-07
申请号：CN201180046713.6
申请日：2011-08-11
Applicant: 意法半导体股份有限公司
IPC: G06K19/073
CPC classification number: G06K7/00 , G06K7/10178 , G06K19/025 , G06K19/072 , G06K19/07327 , G06K19/07336 , G06K19/07735 , G06K19/07756 , G06K19/07771 , G06K19/07775 , G06K19/07779
Abstract: 本发明涉及种安全系统,该系统包括收发器/应答器电路(30)和至少个集成电路(24a),至少个集成电路(24a)设置有天线(36)以用于与收发器/应答器电路(30)通信、与至少个集成电路(24a)关联的抑制元件(24b、44、44a、44b)以用于抑制与收发器/应答器电路的通信并且用于保护至少个集成电路(24a)中所包含的数据。有利地,抑制元件(24b、44、44a、44b)为电磁抑制元件,安全系统还包括耦合元件(22),该耦合元件与至少个集成电路(24a)的天线(36)关联以用于使电磁抑制元件(24b、44、44a、44b)暂时失效,从而允许至少个集成电路(24a)与收发器/应答器电路(30)之间的通信。
-
公开(公告)号：CN103367246B
公开(公告)日：2017-11-03
申请号：CN201310121979.3
申请日：2013-04-02
Applicant: 意法半导体股份有限公司
Inventor： A·帕加尼
IPC: H01L21/768 , H01L23/544
CPC classification number: H01L22/34 , H01L21/743 , H01L21/76898 , H01L22/14
Abstract: 本发明的一些实施例涉及用于硅通孔的电测试的改进系统以及对应的制造工艺。一种用于制造系统的工艺，该系统用于对在垂直方向上穿过半导体材料的衬底延伸的通孔的电测试，该工艺构思在本体中集成电测试电路以实现检测穿过微电子掩埋结构的通孔的至少一个电学参数，该微电子掩埋结构限定朝着外部的电连接元件与通孔的掩埋端之间的电路径；集成步骤构思提供沟槽并且在沟槽的底部处形成掺杂掩埋区域，具有与衬底的掺杂相反的掺杂以便形成半导体结，当其正向偏置时限定电路径；具体而言，半导体结具有小于导电区域的在与垂直方向横切的水平面上的表面面积的结面积，以此方式具有减小的反向饱和电流。
-
公开(公告)号：CN104916622A
公开(公告)日：2015-09-16
申请号：CN201510316863.4
申请日：2011-02-16
Applicant: 意法半导体股份有限公司
Inventor： A·帕加尼
IPC: H01L23/544
CPC classification number: G01R31/275 , G01R31/2853 , H01L21/76898 , H01L22/34 , H01L23/481 , H01L2924/0002 , H01L2924/00
Abstract: 本公开涉及半导体材料的主体和用于制造半导体材料的主体的方法。提供一种半导体材料的主体，其包括衬底(3)和至少一个第一通孔(10)，所述第一通孔(10)至少部分地延伸穿过所述衬底(3)并且具有掩埋在所述衬底(3)中并且从所述主体(2)的外部不可访问的第一末端(10b)，其特征在于，其包括集成在所述衬底(3)中的掩埋微电子结构(28)，以便电耦合到所述第一通孔(10)的所述第一末端(10b)，从而在所述衬底(3)中关闭电路径。
-
公开(公告)号：CN103370037B
公开(公告)日：2015-08-05
申请号：CN201180067491.6
申请日：2011-12-30
Applicant: 意法半导体股份有限公司
Inventor： A·帕加尼
IPC: A61F9/08
CPC classification number: A61F2/14 , A61F2/148 , A61F9/08 , A61F2250/0002 , A61N1/0543 , A61N1/36 , A61N1/36046
Abstract: 本发明提供一种视网膜修复器，包括电子刺激单元(40)，电子刺激单元容纳于眼睛以内并且包括：多个电极(62)；电子控制电路(92，102)，其电连接到电极并且向电极供应电刺激信号，电刺激信号被设计为刺激眼睛的视网膜的一部分；以及本地天线(114)，连接到电子控制电路。该视网膜修复器还包括：电磁扩展件(35)，容纳于眼睛以内并且由电连接在一起的第一扩展天线(44)和第二扩展天线(46)形成，第一扩展天线磁或者电磁耦合到外部天线(38)，第二扩展天线磁或者电磁耦合到本地天线，电磁扩展件还接收由外部天线发送的电磁供应信号并且生成对应的复制信号。
-
-
-
-
-
-
-
-
-
Search Results
79
records
(took 0.035 seconds)
