-
-
公开(公告)号：CN115763205A
公开(公告)日：2023-03-07
申请号：CN202211420205.6
申请日：2018-05-17
Applicant: 应用材料公司
IPC: H01J37/32 , H01J37/305 , H01L21/3065 , H01L21/67
Abstract: 公开了用于多前体流的半导体处理腔室。示例性半导体处理系统可以包括处理腔室，并且可以包括与所述处理腔室耦合的远程等离子体单元。示例性系统还可以包括与所述远程等离子体单元耦合的适配器。所述适配器可以包括第一端和与所述第一端相对的第二端。所述适配器可以限定通过所述适配器的中央通道。所述适配器可以在所述第二端处限定从第二通道的出口。所述中央通道、所述第二通道、和所述第三通道可以各自在所述适配器内互相流体隔离。
-
公开(公告)号：CN110998818A
公开(公告)日：2020-04-10
申请号：CN201880051161.X
申请日：2018-07-31
Applicant: 应用材料公司
IPC: H01L21/67 , H01L21/3065 , H05H1/46 , H01J37/32
Abstract: 本技术的实施例可包括一种蚀刻方法。该方法可包括在腔室的第一部分中混合等离子体流出物与气体以形成第一混合物。该方法也可包括在腔室的第二部分中使第一混合物流到基板。第一部分和第二部分可包括镀镍材料。该方法可进一步包括使第一混合物与基板反应以相对于第二层选择性蚀刻第一层。此外，该方法可包括形成第二混合物，该第二混合物包括来自第一混合物与基板反应的产物。
-
公开(公告)号：CN108962786A
公开(公告)日：2018-12-07
申请号：CN201810474404.2
申请日：2018-05-17
Applicant: 应用材料公司
IPC: H01L21/67 , H01L21/683 , H01J37/32
Abstract: 公开了多区半导体基板支撑件。示例性支撑组件可包括顶部圆盘和与顶部圆盘耦合的背托板。支撑组件可包括与背托板耦合的冷却板。支撑组件可包括耦合在冷却板和背托板之间的加热器。支撑组件还可包括围绕背托板的外部与背托板耦合的背板。背板可至少部分地限定一容积，并且加热器和冷却板可被容纳在该容积内。
-
公开(公告)号：CN108962715A
公开(公告)日：2018-12-07
申请号：CN201810472445.8
申请日：2018-05-17
Applicant: 应用材料公司
Abstract: 公开了用于多前体流的半导体处理腔室。示例性半导体处理系统可以包括处理腔室，并且可以包括与所述处理腔室耦合的远程等离子体单元。示例性系统还可以包括与所述远程等离子体单元耦合的适配器。所述适配器可以包括第一端和与所述第一端相对的第二端。所述适配器可以限定通过所述适配器的中央通道。所述适配器可以在所述第二端处限定从第二通道的出口。所述中央通道、所述第二通道、和所述第三通道可以各自在所述适配器内互相流体隔离。
-
Patent Agency Ranking
公开(公告)号：CN103210478B
公开(公告)日：2016-06-01
申请号：CN201180055000.6
申请日：2011-12-13
Applicant: 应用材料公司
IPC: H01L21/3065
CPC classification number: H01L21/31116
Abstract: 描述一种从多个槽蚀刻氧化硅的方法，该方法能容许槽之间更为一致的蚀刻速率。在蚀刻之后，槽内经蚀刻的氧化硅的表面也可较为平滑。该方法包括两个干式蚀刻阶段以及后续的升华步骤。第一干式蚀刻阶段迅速地移除氧化硅，且产生大的固体残余物颗粒。第二干式蚀刻阶段缓慢地移除氧化硅，且在大的固体残余物颗粒之间产生小的固体残余物颗粒。在后续的升华步骤中，小与大的固体残余物均被移除。该两个干式蚀刻阶段之间不存在有升华步骤。
-
公开(公告)号：CN102687249B
公开(公告)日：2016-01-20
申请号：CN201080059775.6
申请日：2010-11-22
Applicant: 应用材料公司
IPC: H01L21/3065
CPC classification number: H01L21/31116 , H01J37/32357 , H01J2237/3341
Abstract: 本发明描述一种蚀刻含硅材料的方法，该方法包含相较于先前技术具有较大或较小的氢氟流速比的SiConiTM蚀刻。已发现以此方法改变流速比可降低蚀刻后表面的粗糙度，以及降低稠密图案化区域与稀疏图案化区域的蚀刻速率差异。其他降低蚀刻后表面粗糙度的手段包含脉冲化前体的流动和/或等离子体功率、维持相对高的基板温度与在多个步骤中执行SiConiTM。上述每个方法可单独或合并使用，用于通过限制固态残留物晶粒大小来降低蚀刻表面的粗糙度。
-
公开(公告)号：CN209461410U
公开(公告)日：2019-10-01
申请号：CN201820734830.0
申请日：2018-05-17
Applicant: 应用材料公司
Abstract: 公开了半导体处理系统。示例性半导体处理系统可以包括处理腔室，并且可以包括与所述处理腔室耦合的远程等离子体单元。示例性系统还可以包括与所述远程等离子体单元耦合的适配器。所述适配器可以包括第一端和与所述第一端相对的第二端。所述适配器可以限定通过所述适配器的中央通道。所述适配器可以在所述第二端处限定从第二通道的出口。所述中央通道、所述第二通道、和所述第三通道可以各自在所述适配器内互相流体隔离。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN210129482U
公开(公告)日：2020-03-06
申请号：CN201920469830.7
申请日：2019-04-09
Applicant: 应用材料公司
IPC: H01J37/30 , H01J37/305 , H01J37/32 , H01L21/67
Abstract: 公开了半导体处理腔室多阶段混合设备。示例性的半导体处理系统可以包括处理腔室，并且可以包括与所述处理腔室耦接的远程等离子体单元。示例性系统还可以包括耦接在所述远程等离子体单元和所述处理腔室之间的混合歧管。所述混合歧管可以由第一端部和与所述第一端部相对的第二端部表征，并且可以在所述第二端部处与所述处理腔室耦接。所述混合歧管可以限定穿过所述混合歧管的中央通道，并且可以沿着所述混合歧管的外部限定端口。所述端口可以与限定在所述混合歧管的所述第一端部内的第一沟槽流体耦接。所述第一沟槽可以由在第一内侧壁处的内半径和外半径表征，并且所述第一沟槽可以提供通过所述第一内侧壁到所述中央通道的流体通路。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN212277152U
公开(公告)日：2021-01-01
申请号：CN202020155055.0
申请日：2019-04-09
Applicant: 应用材料公司
IPC: H01J37/30 , H01J37/305 , H01J37/32 , H01L21/67
Abstract: 公开了半导体处理系统部件。示例性的半导体处理系统可以包括处理腔室，并且可以包括与所述处理腔室耦接的远程等离子体单元。示例性系统还可以包括耦接在所述远程等离子体单元和所述处理腔室之间的混合歧管。所述混合歧管可以由第一端部和与所述第一端部相对的第二端部表征，并且可以在所述第二端部处与所述处理腔室耦接。所述混合歧管可以限定穿过所述混合歧管的中央通道，并且可以沿着所述混合歧管的外部限定端口。所述端口可以与限定在所述混合歧管的所述第一端部内的第一沟槽流体耦接。所述第一沟槽可以由在第一内侧壁处的内半径和外半径表征，并且所述第一沟槽可以提供通过所述第一内侧壁到所述中央通道的流体通路。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.026 seconds)
