-
公开(公告)号：CN119208363A
公开(公告)日：2024-12-27
申请号：CN202411255783.8
申请日：2019-11-14
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/36 , H01L21/331 , H01L21/265 , H01L21/324
Abstract: 本发明提供一种半导体装置，具备半导体基板，半导体基板具有含氢的含氢区，含氢区具有载流子浓度比根据所含有的氢的浓度和氢的活化率确定的虚拟载流子浓度高的高浓度区。半导体基板具有N型的漂移区、以与半导体基板的上表面接触的方式设置且载流子浓度比漂移区的载流子浓度高的N型的发射区、设置在发射区与漂移区之间的P型的基区、以与半导体基板的下表面接触的方式设置的P型的集电区、以及设置在集电区与漂移区之间且载流子浓度比漂移区的载流子浓度高的N型的缓冲区，含氢区被包含在缓冲区中。
-
公开(公告)号：CN112219263B
公开(公告)日：2024-09-27
申请号：CN201980028584.4
申请日：2019-11-14
Applicant: 富士电机株式会社
IPC: H01L21/265 , H01L21/322 , H01L29/78 , H01L29/739 , H01L21/336
Abstract: 本发明提供一种半导体装置，具备半导体基板，半导体基板具有含氢的含氢区，含氢区具有载流子浓度比根据所含有的氢的浓度和氢的活化率确定的虚拟载流子浓度高的高浓度区。半导体基板具有N型的漂移区、以与半导体基板的上表面接触的方式设置且载流子浓度比漂移区的载流子浓度高的N型的发射区、设置在发射区与漂移区之间的P型的基区、以与半导体基板的下表面接触的方式设置的P型的集电区、以及设置在集电区与漂移区之间且载流子浓度比漂移区的载流子浓度高的N型的缓冲区，含氢区被包含在缓冲区中。
-
公开(公告)号：CN113506800A
公开(公告)日：2021-10-15
申请号：CN202110776239.8
申请日：2017-12-15
Applicant: 富士电机株式会社
Inventor： 吉田崇一
IPC: H01L27/07 , H01L27/088 , H01L21/22 , H01L21/322 , H01L21/8234 , H01L27/06 , H01L29/06 , H01L29/10 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868 , H01L21/331
Abstract: 提供一种半导体装置，具备：半导体基板；晶体管部，其设置于所述半导体基板，且在所述半导体基板的上表面侧具有第一导电型的发射区，在所述半导体基板的下表面侧具有第二导电型的集电区；二极管部，其设置于所述半导体基板，且在所述半导体基板的下表面侧具有第一导电型的阴极区；发射电极，其设置在所述半导体基板的上表面的上方；以及保护膜，其至少一部分设置在发射电极的上方，所述阴极区在与所述半导体基板的上表面平行的面不与所述保护膜重叠。
-
公开(公告)号：CN112543993A
公开(公告)日：2021-03-23
申请号：CN201980050332.1
申请日：2019-12-03
Applicant: 富士电机株式会社
IPC: H01L21/8234 , H01L27/06 , H01L29/78 , H01L29/739
Abstract: 半导体装置期望耐量高。提供一种半导体装置，其具备：半导体基板；有源部，设置于半导体基板；第一阱区和第二阱区，设置于半导体基板，并配置为在俯视时夹着有源部；周边阱区，设置于半导体基板，并配置为在俯视时包围有源部；中间阱区，设置于半导体基板，并在俯视时配置在第一阱区和第二阱区之间；第一焊盘，配置在第一阱区的上方；第二焊盘，配置在第二阱区的上方；以及温度感测二极管，配置在中间阱区的上方。
-
公开(公告)号：CN107408576A
公开(公告)日：2017-11-28
申请号：CN201680012460.3
申请日：2016-08-08
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/265 , H01L21/322 , H01L21/329 , H01L21/336 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L29/739 , H01L29/861 , H01L29/868
Abstract: 从基板背面侧以不同的射程进行多次质子照射，在形成深度不同的第一～第四n型层(10a)～(10d)后，使质子活化。接着，从基板背面向比质子照射的射程更深的位置照射氦，导入晶格缺陷。在调整晶格缺陷量的热处理时，使第四n型层(10d)中未活化的质子扩散，形成在第四n型层(10d)的阳极侧与第四n型层(10d)接触，并且具有伴随着朝向阳极侧而以比第四n型层(10d)更平缓的倾斜来减小的载流子浓度分布的第五n型层(10e)。由包含该质子及氦的第五n型层(10e)、和包含质子的第一～第四n型层(10a)～(10d)构成n型FS层(10)。由此，提供能够提高可靠性并且能够实现低成本化的半导体装置。
-
Patent Agency Ranking
公开(公告)号：CN112470291B
公开(公告)日：2025-03-11
申请号：CN201980049489.2
申请日：2019-12-03
Applicant: 富士电机株式会社
Abstract: 降低半导体装置的制造成本。提供半导体装置，其具备：半导体基板；有源部，其设置于半导体基板；第一阱区以及第二阱区，其设置于半导体基板，并且第一阱区以及第二阱区在俯视时夹着有源部地配置；发射电极，其配置于有源部的上方；以及焊盘，其配置于第一阱区的上方，并与发射电极分离，并且在第二阱区的上方，配置有发射电极。还具备周边阱区，其在俯视时包围有源部地配置，第一阱区以及第二阱区相比于周边阱区可以向有源部的中央侧突出。
-
公开(公告)号：CN119213568A
公开(公告)日：2024-12-27
申请号：CN202380029520.2
申请日：2023-08-24
Applicant: 富士电机株式会社
Inventor： 吉田崇一
IPC: H01L29/78 , H01L21/336 , H01L29/739 , H01L29/861 , H01L29/868
Abstract: 本发明的半导体装置（100）具备：半导体基板（10），其具有交替地设置有晶体管部（70）和二极管部（80）的有源部（120），并设置有沿所述晶体管部和所述二极管部的延伸方向延伸的多个沟槽部（30、40）；发射电极（52），其设置于所述半导体基板的正面的上方；以及聚酰亚胺的保护膜（150），其设置于所述发射电极的上表面，所述二极管部具有寿命控制区（85），所述寿命控制区含有从所述半导体基板的正面侧照射的寿命抑制剂，所述有源部具有设置有所述保护膜的保护区（151‑1）、以及未设置所述保护膜的非保护区（152‑2），所述二极管部包含在所述非保护区中，所述保护区包含在所述晶体管部中。
-
公开(公告)号：CN112219263A
公开(公告)日：2021-01-12
申请号：CN201980028584.4
申请日：2019-11-14
Applicant: 富士电机株式会社
IPC: H01L21/265 , H01L21/322 , H01L29/78 , H01L29/739 , H01L21/336
Abstract: 本发明提供一种半导体装置，具备半导体基板，半导体基板具有含氢的含氢区，含氢区具有载流子浓度比根据所含有的氢的浓度和氢的活化率确定的虚拟载流子浓度高的高浓度区。半导体基板具有N型的漂移区、以与半导体基板的上表面接触的方式设置且载流子浓度比漂移区的载流子浓度高的N型的发射区、设置在发射区与漂移区之间的P型的基区、以与半导体基板的下表面接触的方式设置的P型的集电区、以及设置在集电区与漂移区之间且载流子浓度比漂移区的载流子浓度高的N型的缓冲区，含氢区被包含在缓冲区中。
-
公开(公告)号：CN111146197A
公开(公告)日：2020-05-12
申请号：CN201910897265.9
申请日：2019-09-23
Applicant: 富士电机株式会社
Abstract: 本发明提供一种半导体装置及制造方法，在半导体装置中，优选抑制温度传感器的特性变动。半导体装置具备：半导体基板，其设置有第一导电型的漂移区；晶体管部，其设置于半导体基板；二极管部，其设置于半导体基板；阱区，其在半导体基板的上表面露出的第二导电型；温度检测部，在俯视下其与二极管部相邻且设置于阱区的上方；上表面侧寿命控制区域，其在二极管部设置于半导体基板的上表面侧，并且在俯视下设置在不与温度检测部重叠的区域。
-
公开(公告)号：CN109314134A
公开(公告)日：2019-02-05
申请号：CN201780033306.9
申请日：2017-12-15
Applicant: 富士电机株式会社
Inventor： 吉田崇一
IPC: H01L29/739 , H01L21/322 , H01L21/336 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/06 , H01L29/78 , H01L29/861 , H01L29/868
Abstract: 提供一种半导体装置，具备：半导体基板；晶体管部，其设置于半导体基板，且在半导体基板的上表面侧具有第一导电型的发射区，在半导体基板的下表面侧具有第二导电型的集电区；二极管部，其设置于半导体基板，且在半导体基板的下表面侧具有第一导电型的阴极区；边界部，其在半导体基板设置于晶体管部与二极管部之间，在半导体基板的上表面侧不具有发射区，在半导体基板的背面侧具有集电区，晶体管部具有一个以上的栅极沟槽部，所述栅极沟槽部从半导体基板的上表面起设置到比发射区深的位置为止，且被施加栅极电位，在二极管部和边界部的一部分区域，在半导体基板的上表面侧设置有上表面侧寿命减少区，在与半导体基板的上表面平行的面的与晶体管部的栅极沟槽部重叠的区域，未设置上表面侧寿命减少区。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.031 seconds)
