公开(公告)号：CN107195544A

公开(公告)日：2017-09-22

申请号：CN201710416823.6

申请日：2013-03-18

Applicant: 富士电机株式会社

Inventor： 小林勇介 ,  吉村尚

IPC: H01L21/265 ,  H01L21/324 ,  H01L29/32 ,  H01L29/36 ,  H01L21/329 ,  H01L21/331 ,  H01L29/739 ,  H01L29/861 ,  H01L29/06 ,  H01L29/40

Abstract: 本发明的半导体装置的制造方法包括：注入工序，从第一导电型的半导体基板(101)的背面进行质子注入；和形成工序，在注入工序后，通过在退火炉中对半导体基板(101)进行退火处理，从而形成比半导体基板(101)具有更高的杂质浓度的第一导电型的第一半导体区域(101a)，形成工序在使退火炉处于氢气氛，并将氢的容积浓度为6％～30％的条件下进行。由此，在通过质子注入而进行的施主生成中能够实现晶体缺陷降低。另外，能够提高施主化率。

公开(公告)号：CN104054159B

公开(公告)日：2017-06-30

申请号：CN201380005459.4

申请日：2013-03-18

Applicant: 富士电机株式会社

Inventor： 小林勇介 ,  吉村尚

IPC: H01L21/265 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L29/66333 ,  H01L21/263 ,  H01L21/265 ,  H01L21/26506 ,  H01L21/304 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/402 ,  H01L29/66128 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/8611

Abstract: 本发明的半导体装置的制造方法包括：注入工序，从第一导电型的半导体基板(101)的背面进行质子注入；和形成工序，在注入工序后，通过在退火炉中对半导体基板(101)进行退火处理，从而形成比半导体基板(101)具有更高的杂质浓度的第一导电型的第一半导体区域(101a)，形成工序在使退火炉处于氢气氛，并将氢的容积浓度为6％～30％的条件下进行。由此，在通过质子注入而进行的施主生成中能够实现晶体缺陷降低。另外，能够提高施主化率。

公开(公告)号：CN109638069B

公开(公告)日：2023-10-24

申请号：CN201811009205.0

申请日：2018-08-31

Applicant: 富士电机株式会社

Inventor： 小林勇介 ,  原田信介

IPC: H01L29/16 ,  H01L29/423 ,  H01L29/78 ,  H01L27/06

Abstract: 本发明提供能够降低导通电阻的半导体装置。在栅极沟槽(7)的底面设有导电层(22)。由该导电层(22)和n型电流扩散区(3)沿栅极沟槽(7)的侧壁形成肖特基结(23)，并由该肖特基结(23)构成沟槽型SBD(42)的1个单位单元。在栅极沟槽(7)的内部，在导电层(22)上隔着绝缘层(8a)设有构成沟槽栅型的纵向型MOSFET(41)的1个单位单元的栅电极(9)。即，沟槽栅型MOSFET(41)的1个单位单元和沟槽型SBD(42)的1个单位单元被配置在1个栅极沟槽(7)的内部并且在深度方向上对置。

公开(公告)号：CN107195544B

公开(公告)日：2020-07-17

申请号：CN201710416823.6

申请日：2013-03-18

Applicant: 富士电机株式会社

Inventor： 小林勇介 ,  吉村尚

IPC: H01L21/265 ,  H01L21/324 ,  H01L29/32 ,  H01L29/36 ,  H01L21/329 ,  H01L21/331 ,  H01L29/739 ,  H01L29/861 ,  H01L29/06 ,  H01L29/40

Abstract: 本发明的半导体装置的制造方法包括：注入工序，从第一导电型的半导体基板(101)的背面进行质子注入；和形成工序，在注入工序后，通过在退火炉中对半导体基板(101)进行退火处理，从而形成比半导体基板(101)具有更高的杂质浓度的第一导电型的第一半导体区域(101a)，形成工序在使退火炉处于氢气氛，并将氢的容积浓度为6％～30％的条件下进行。由此，在通过质子注入而进行的施主生成中能够实现晶体缺陷降低。另外，能够提高施主化率。

公开(公告)号：CN104995738A

公开(公告)日：2015-10-21

申请号：CN201480007600.9

申请日：2014-08-14

Applicant: 富士电机株式会社

Inventor： 小野泽勇一 ,  小林勇介

IPC: H01L29/739 ,  H01L21/28 ,  H01L29/06 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L29/0696 ,  H01L29/0619 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/4238 ,  H01L29/7397

Abstract: 在n-漂移层(2)的表面层设置有台面状的第一p基区(11)、第二p基区(12)和浮置p区(13)。第一p基区(11)与浮置p区(13)由第一沟槽(5)分离。第二p基区(12)通过第二沟槽(15)与浮置p区(13)分离。第一p基区(11)、第二p基区(12)与发射电极(9)导电连接。浮置p区(13)与发射电极(9)电绝缘而处于浮置状态。在第一沟槽(5)的内部隔着第一栅绝缘膜(6)设置有第一栅电极(7)。在第二沟槽(15)的内部隔着第二栅绝缘膜(16)设置有发射极电位的第二栅电极(17)。由此，能够提高导通动作时的di/dt控制性。

公开(公告)号：CN109473477B

公开(公告)日：2023-11-21

申请号：CN201811042221.X

申请日：2018-09-07

Applicant: 富士电机株式会社

Inventor： 小林勇介 ,  大瀬直之 ,  原田信介 ,  武井学

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/04

公开(公告)号：CN103890920B

公开(公告)日：2017-05-31

申请号：CN201280050659.7

申请日：2012-11-15

Applicant: 富士电机株式会社

Inventor： 水岛智教 ,  小林勇介

IPC: H01L21/329 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L21/265 ,  H01L21/263 ,  H01L21/26506 ,  H01L21/324 ,  H01L22/12 ,  H01L22/30 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66128 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/8611

Abstract: 本发明的半导体装置具备施主层(3)，施主层(3)通过对利用质子照射形成的结晶缺陷进行热处理而形成在n‑型半导体基板(1)的n型漂移层(2)。施主层(3)具有由杂质浓度为极大的部位、以及从该杂质浓度为所述极大的部位朝向n型漂移层(2)的两主面侧下降到与n型漂移层(2)相同的杂质浓度为止的浓度梯度部位构成的杂质浓度分布。n型漂移层(2)内形成的结晶缺陷主要是由空孔、氧以及氢引起的复合结晶缺陷。通过将上述施主层(3)设置在n型漂移层(2)，从而即使在为了提高施主层(3)的杂质浓度而提高利用质子照射形成的结晶缺陷密度的情况下，扔能抑制导通电压的上升以及漏电流的增加。

公开(公告)号：CN104054159A

公开(公告)日：2014-09-17

申请号：CN201380005459.4

申请日：2013-03-18

Applicant: 富士电机株式会社

Inventor： 小林勇介 ,  吉村尚

IPC: H01L21/265 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L29/66333 ,  H01L21/263 ,  H01L21/265 ,  H01L21/26506 ,  H01L21/304 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/402 ,  H01L29/66128 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/8611

Abstract: 本发明的半导体装置的制造方法包括：注入工序，从第一导电型的半导体基板(101)的背面进行质子注入；和形成工序，在注入工序后，通过在退火炉中对半导体基板(101)进行退火处理，从而形成比半导体基板(101)具有更高的杂质浓度的第一导电型的第一半导体区域(101a)，形成工序在使退火炉处于氢气氛，并将氢的容积浓度为6％～30％的条件下进行。由此，在通过质子注入而进行的施主生成中能够实现晶体缺陷降低。另外，能够提高施主化率。

公开(公告)号：CN104040692A

公开(公告)日：2014-09-10

申请号：CN201380005366.1

申请日：2013-03-14

Applicant: 富士电机株式会社

Inventor： 小林勇介 ,  吉村尚

IPC: H01L21/265 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L21/3223 ,  H01L21/263 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/32 ,  H01L29/36 ,  H01L29/402 ,  H01L29/66128 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/8611

Abstract: 本发明的半导体装置的制造方法，包含：从第一导电型的半导体基板(101)的背面进行质子注入的注入工序；在注入工序后，通过在炉中对半导体基板(101)进行退火处理，形成具有比半导体基板(101)高的杂质浓度的第一导电型的第一半导体区域(101a)的形成工序，形成工序在将炉内设成氢气氛、将炉退火的氢的容积浓度设为0.5％以上且小于4.65％的条件下进行。由此，对于利用质子注入进行的施主生成，能够实现结晶缺陷减少。另外，能够提高施主化率。

公开(公告)号：CN103890920A

公开(公告)日：2014-06-25

申请号：CN201280050659.7

申请日：2012-11-15

Applicant: 富士电机株式会社

Inventor： 水岛智教 ,  小林勇介

IPC: H01L21/329 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L21/265 ,  H01L21/263 ,  H01L21/26506 ,  H01L21/324 ,  H01L22/12 ,  H01L22/30 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66128 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/8611

Abstract: 本发明的半导体装置具备施主层(3)，施主层(3)通过对利用质子照射形成的结晶缺陷进行热处理而形成在n-型半导体基板(1)的n型漂移层(2)。施主层(3)具有由杂质浓度为极大的部位、以及从该杂质浓度为所述极大的部位朝向n型漂移层(2)的两主面侧下降到与n型漂移层(2)相同的杂质浓度为止的浓度梯度部位构成的杂质浓度分布。n型漂移层(2)内形成的结晶缺陷主要是由空孔、氧以及氢引起的复合结晶缺陷。通过将上述施主层(3)设置在n型漂移层(2)，从而即使在为了提高施主层(3)的杂质浓度而提高利用质子照射形成的结晶缺陷密度的情况下，扔能抑制导通电压的上升以及漏电流的增加。