-
公开(公告)号：CN118738119A
公开(公告)日：2024-10-01
申请号：CN202410135525.X
申请日：2024-01-31
Applicant: 富士电机株式会社
Inventor： 大瀬直之
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L29/45 , H01L21/336
Abstract: 本公开提供一种碳化硅半导体装置及其制造方法，主区不借助硅化物层就能够与主电极进行欧姆接触，并且能够抑制泄漏不良。具备：第一导电型的漂移层；第二导电型的基区，其设置于漂移层的上表面侧；包含3C结构的碳化硅的第一导电型的源极接触区，其设置于基区的上表面侧；栅极电极，其隔着栅极绝缘膜设置于栅极沟槽的内侧；主电极，其设置于接触沟槽的内侧，与源极接触区的侧面相接；以及第二导电型的基极接触区，其与接触沟槽的下表面相接，由4H结构的碳化硅构成，其中，接触沟槽的下表面比源极接触区的下表面深。
-
公开(公告)号：CN113228236A
公开(公告)日：2021-08-06
申请号：CN202080007346.8
申请日：2020-05-26
Applicant: 富士电机株式会社
IPC: H01L21/28 , H01L29/06 , H01L29/872 , H01L21/329 , H01L29/868 , H01L29/861
Abstract: 使构成JBS结构的p型区域(13)在层间绝缘膜(17)的开口部(17a’)露出，在层间绝缘膜(17)的开口部(17a’)以与p型区域(13)接触的方式形成成为材料膜的金属层叠膜(52)，金属层叠膜(52)是依次层叠铝膜和镍膜而成。并且，通过热处理使铝膜中的铝原子热扩散而在p型区域(13)的表面区域以自对准的方式形成p+型接触区(14)。其后，在除去金属层叠膜(52)后，在形成于层间绝缘膜(17)的接触孔中形成与n‑型漂移区(12)肖特基接合，并与p+型接触区(14)欧姆接合的钛膜(31)。由此，在混合有肖特基结和pn结的JBS结构的碳化硅二极管中，能够维持基于SBD结构的低的正向电压，并且提高浪涌电流耐量。
-
公开(公告)号：CN112466752A
公开(公告)日：2021-03-09
申请号：CN202010766060.X
申请日：2020-08-03
Applicant: 富士电机株式会社
IPC: H01L21/329 , H01L21/28 , H01L29/872 , H01L29/417 , H01L29/45
Abstract: 本发明提供作为混合有肖特基结和pn结的JBS结构的碳化硅二极管，维持SBD结构的低正向电压且提高浪涌电流耐量的碳化硅半导体装置及碳化硅半导体装置的制造方法。使依次层叠与在氧化膜(51)的开口部(51a、51b)分别露出的p型区(13)和FLR(21)的连接区域(20a)部分整体接触的铝膜(53)和镍膜(54)而成的金属材料膜(52)与半导体基板(30)在低温和高温的两次热处理中发生反应，而自对准地在氧化膜(51)形成镍硅化物膜(33)。接下来，在去除剩余金属后，仅残留氧化膜(51)中的场氧化膜(15)部分，在场氧化膜(15)的接触孔(15a)所露出的有源区(10)和连接区域(20a)形成与n‑型漂移区(12)进行肖特基接合的钛膜(31)。
-
公开(公告)号：CN109473477A
公开(公告)日：2019-03-15
申请号：CN201811042221.X
申请日：2018-09-07
Applicant: 富士电机株式会社
Abstract: 本发明提供一种能够改善低导通电阻化和抑制栅极阈值电压降低的均衡的半导体装置。在n型电流扩散区(3)的内部，设置覆盖沟槽(栅极沟槽)(7)的底面的第一p+型区(21)。另外，在n型电流扩散区(3)的内部，在相邻的沟槽之间，设置与第一p+型区分开且与p型基区(4)相接的第二p+型区(22)。在p型基区的内部，在沟槽的侧壁附近，以与沟槽的侧壁分开预定距离(t1)，并且与第一p+型区、第二p+型区分开的方式设置第三p+型区(23)。第三p+型区与沟槽的侧壁大致平行地在深度方向延伸。第三p+型区的漏极侧端部与n型电流扩散区(3)相接，或从p型基区(4)与n型电流扩散区的界面向漏极侧以预定深度(d)突出。
-
公开(公告)号：CN113228236B
公开(公告)日：2024-08-09
申请号：CN202080007346.8
申请日：2020-05-26
Applicant: 富士电机株式会社
IPC: H01L21/28 , H01L29/06 , H01L29/872 , H01L21/329 , H01L29/868 , H01L29/861
Abstract: 使构成JBS结构的p型区域(13)在层间绝缘膜(17)的开口部(17a’)露出，在层间绝缘膜(17)的开口部(17a’)以与p型区域(13)接触的方式形成成为材料膜的金属层叠膜(52)，金属层叠膜(52)是依次层叠铝膜和镍膜而成。并且，通过热处理使铝膜中的铝原子热扩散而在p型区域(13)的表面区域以自对准的方式形成p+型接触区(14)。其后，在除去金属层叠膜(52)后，在形成于层间绝缘膜(17)的接触孔中形成与n‑型漂移区(12)肖特基接合，并与p+型接触区(14)欧姆接合的钛膜(31)。由此，在混合有肖特基结和pn结的JBS结构的碳化硅二极管中，能够维持基于SBD结构的低的正向电压，并且提高浪涌电流耐量。
-
Patent Agency Ranking
-
公开(公告)号：CN113161232A
公开(公告)日：2021-07-23
申请号：CN202011374904.2
申请日：2020-11-30
Applicant: 富士电机株式会社
IPC: H01L21/28 , H01L21/04 , H01L21/329 , H01L29/45 , H01L29/872
Abstract: 本发明提供碳化硅半导体装置的制造方法，该碳化硅半导体装置是混合有肖特基结和pn结的JBS结构的碳化硅二极管，该碳化硅半导体装置的制造方法能够维持SBD结构的低的正向电压，且提高浪涌电流耐量。通过低温度和高温度这2次的热处理使金属材料膜(52)和半导体基板(30)反应，在氧化膜(51)自对准地形成镍硅化物膜(33)，该金属材料膜(52)依次层叠有与在氧化膜(51)的开口部(51a、51b)分别露出的p型区(13)和FLR(21)的整个连接区域(20a)部分接触的第一镍膜(58)、铝膜(53)和第二镍膜(54)。
-
公开(公告)号：CN118969837A
公开(公告)日：2024-11-15
申请号：CN202410232277.0
申请日：2024-03-01
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/16 , H01L29/04 , H01L21/336
Abstract: 提供一种碳化硅半导体装置及其制造方法，抑制了器件设计自由度的下降。具备：第一碳化硅层，其包含4H结构的碳化硅；第二碳化硅层，其层叠于第一碳化硅层的上表面，并且包含3C结构的碳化硅；第一导电型的漂移层，其设置于第一碳化硅层；第二导电型的基区，其设置于第一碳化硅层中的、漂移层的上表面侧；第一导电型的主区，其具有源极扩展区和源极接触区，源极扩展区的下表面与基区相接，并且源极扩展区设置于第一碳化硅层，源极接触区的下表面与源极扩展区相接，并且源极接触区设置于第二碳化硅层；栅极绝缘膜，其设置于贯通主区和基区的沟槽的内侧；栅极电极，其隔着栅极绝缘膜埋入于沟槽的内侧；以及主电极，其与源极接触区相接地设置。
-
公开(公告)号：CN118676206A
公开(公告)日：2024-09-20
申请号：CN202410135546.1
申请日：2024-01-31
Applicant: 富士电机株式会社
Inventor： 大瀬直之
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L29/45 , H01L21/336
Abstract: 本公开提供一种碳化硅半导体装置，主区不借助硅化物层就能够与主电极进行欧姆接触，并且能够抑制泄漏不良。碳化硅半导体装置具备：第一导电型的漂移层；第二导电型的基区，其设置于漂移层的上表面侧；包含3C结构的碳化硅的第一导电型的源极接触区，其设置于基区的上表面侧；栅极电极，其隔着栅极绝缘膜设置于沟槽的内侧；第二导电型的基极接触区，其设置于漂移层的上表面侧，由4H结构的碳化硅构成；由4H结构的碳化硅构成的半导体区，其设置于源极接触区与基极接触区之间；以及主电极，其与源极接触区相接地设置。
-
公开(公告)号：CN118198125A
公开(公告)日：2024-06-14
申请号：CN202311376744.9
申请日：2023-10-23
Applicant: 富士电机株式会社
Inventor： 大瀬直之
IPC: H01L29/78 , H01L29/45 , H01L21/336
Abstract: 本发明提供一种能够提高阻挡金属的阻挡性、抑制阈值波动的碳化硅半导体装置及碳化硅半导体装置的制造方法。碳化硅半导体装置具备：第一导电型的起始基板(1)、第一导电型的第一半导体层(2、6)、第二导电型的第二半导体层(3)、第一导电型的第一半导体区(7)、栅极绝缘膜(9)、栅电极(10)、层间绝缘膜(11)、欧姆电极(13)、设置在欧姆电极(13)和层间绝缘膜(11)的表面的阻挡金属(20)、设置在阻挡金属(20)的表面的表面电极(15)、以及背面电极(14)。阻挡金属(20)在欧姆电极(13)和层间绝缘膜(11)的表面为第一TiN膜、Ti膜、第二TiN膜这三层结构，第一TiN膜的TiN的结晶粒径比第二TiN膜的TiN的结晶粒径大。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.02 seconds)
