公开(公告)号：CN1747154A

公开(公告)日：2006-03-15

申请号：CN200510102579.3

申请日：2005-09-12

Applicant: 株式会社东芝

Inventor： 原田享 ,  田窪知章 ,  高桥健司 ,  青木秀夫 ,  沼田英夫 ,  金子尚史 ,  江泽弘和 ,  松尾美惠 ,  池上浩 ,  大村一郎

IPC: H01L23/00 ,  H01L21/00 ,  H01L25/065

CPC classification number: H01L21/6835 ,  H01L21/76898

Abstract: 晶片支持板由紫外线可透过的玻璃或树脂形成为大致圆板状，其外径比要支持的半导体晶片的外径大。在晶片支持板上，与在半导体晶片上形成的多个贯通孔相对应地形成有多个开口。这些开口的开口面积比贯通孔的开口面积更宽广，即，开口直径更大。

公开(公告)号：CN105990207A

公开(公告)日：2016-10-05

申请号：CN201510098261.6

申请日：2015-03-05

Applicant: 株式会社东芝

Inventor： 志摩真也 ,  高桥健司

IPC: H01L21/683 ,  H01L21/78 ,  H01L21/67

CPC classification number: H01L21/6835 ,  B23K26/00 ,  B32B43/006 ,  B32B2310/0831 ,  B32B2310/0843 ,  B32B2457/14 ,  H01L21/2007 ,  H01L21/67115 ,  H01L21/6836 ,  H01L21/78 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L2221/68386

Abstract: 本发明的实施方式提供一种半导体装置的制造方法及半导体制造装置，能以容易且廉价的顺序从第一衬底粘接于第二衬底而成的衬底剥离所述第一衬底。根据实施方式，所述制造方法具有以下步骤：在第一衬底的背面侧贴附贴片，所述第一衬底于表面的外周部具有粘接层的一部分，隔着所述粘接层及剥离层而设置有第二衬底，且形成有半导体元件，所述贴片涂布有粘接强度会因紫外线照射而降低的粘接剂；从所述贴片的背面对设置于所述第一衬底的外周部的所述粘接剂部分照射紫外线而使粘接强度降低；以及在粘接强度降低的所述粘接剂部分及所述剥离层部分，将贴附于所述贴片的状态下的所述第一衬底剥离而使其与所述第二衬底分离。

公开(公告)号：CN102610492A

公开(公告)日：2012-07-25

申请号：CN201210018300.3

申请日：2012-01-19

Applicant: 株式会社东芝

Inventor： 谷田一真 ,  本乡悟史 ,  山口直子 ,  高桥健司 ,  沼田英夫

IPC: H01L21/02 ,  H01L27/146

CPC classification number: H01L21/681 ,  H01L21/67092 ,  H01L21/6838 ,  H01L27/1464

Abstract: 本发明提供半导体制造装置及半导体基板接合方法。根据实施例的半导体制造装置，具备：第1部件，保持第1半导体基板；第2部件，保持第2半导体基板，使接合面与第1半导体基板的接合面相对向；距离检测单元，检测第1半导体基板的接合面和第2半导体基板的接合面的距离；调节单元，调节第1半导体基板的接合面和第2半导体基板的接合面的距离；第3部件，在第1半导体基板和第2半导体基板之间形成接合开始点。

公开(公告)号：CN1747154B

公开(公告)日：2012-05-09

申请号：CN200510102579.3

申请日：2005-09-12

Applicant: 株式会社东芝

Inventor： 原田享 ,  田窪知章 ,  高桥健司 ,  青木秀夫 ,  沼田英夫 ,  金子尚史 ,  江泽弘和 ,  松尾美惠 ,  池上浩 ,  大村一郎

IPC: H01L23/00 ,  H01L21/00 ,  H01L25/065

CPC classification number: H01L21/6835 ,  H01L21/76898

Abstract: 晶片支持板由紫外线可透过的玻璃或树脂形成为大致圆板状，其外径比要支持的半导体晶片的外径大。在晶片支持板上，与在半导体晶片上形成的多个贯通孔相对应地形成有多个开口。这些开口的开口面积比贯通孔的开口面积更宽广，即，开口直径更大。

公开(公告)号：CN1577733A

公开(公告)日：2005-02-09

申请号：CN200410008003.6

申请日：2004-03-05

Applicant: 三菱电机株式会社 ,  株式会社东芝 ,  新光电气工业株式会社

Inventor： 根本义彦 ,  春原昌宏 ,  高桥健司

IPC: H01L21/02 ,  H01L21/304 ,  H01L21/00

Abstract: 本发明可以在半导体晶片与支撑板贴合前后不对运送系统进行改变而将其加以利用，同时得到能放宽对半导体晶片的加工精度以及半导体晶片与支撑板的对位精度的要求，提高半导体元件的制造效率的半导体晶片。本发明的半导体晶片在边缘部形成了通过对背面削除来进行分离的台阶部4部，该台阶部4的深度大于通过对背面进行削除加工而形成的最终加工厚度，并且它的从平坦面1a向径向外侧方向延伸的尺寸比半导体晶片1和同该半导体晶片1有大致相同直径的支撑板的直径尺寸的加工公差的最大值－最小值之差与将半导体晶片1同支撑板贴合时产生的对位误差的最大值的总和值大。

公开(公告)号：CN105990124A

公开(公告)日：2016-10-05

申请号：CN201510848886.X

申请日：2015-11-27

Applicant: 株式会社东芝

Inventor： 白河达彦 ,  高桥健司 ,  高野英治 ,  志摩真也

IPC: H01L21/304 ,  H01L21/263 ,  B32B43/00

CPC classification number: H01L21/6835 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L21/304 ,  B32B43/006 ,  H01L21/263

Abstract: 本发明的实施方式提供一种能提高支撑基板的材料选择自由度的半导体装置的制造方法及半导体装置的制造装置。本实施方式的半导体装置的制造方法是对具备半导体基板、支撑基板及接合层的积层体，从支撑基板侧照射具有0.11至0.14eV的能量的电磁波，所述支撑基板含有硅，所述接合层配置在半导体基板与支撑基板之间，且将半导体基板与支撑基板接合。而且，在半导体装置的制造方法中，将半导体基板从支撑基板分离。

公开(公告)号：CN1658387A

公开(公告)日：2005-08-24

申请号：CN200510009366.6

申请日：2005-02-17

Applicant: 三洋电机株式会社 ,  株式会社东芝 ,  富士通株式会社 ,  日本电气株式会社

Inventor： 龟山工次郎 ,  铃木彰 ,  冈山芳央 ,  梅本光雄 ,  高桥健司 ,  寺尾博 ,  星野雅孝

IPC: H01L23/522 ,  H01L21/768

Abstract: 一种半导体装置及其制造方法，提高可靠性。本发明的半导体装置包括：支承板(5)，其粘接在所述半导体衬底(1)的表面上，使其覆盖介由氧化硅膜或氮化硅膜等构成的绝缘层(2)形成在半导体衬底(1)上的焊盘电极(3)；通孔(8)，其从所述半导体衬底(1)的背面到达所述焊盘电极(3)的表面，其中，靠近所述焊盘电极表面的部分的开口直径大于靠近所述半导体衬底(1)背面的部分的开口直径。

公开(公告)号：CN1505138A

公开(公告)日：2004-06-16

申请号：CN200310119538.6

申请日：2003-11-28

Applicant: 三菱电机株式会社 ,  株式会社东芝 ,  罗姆股份有限公司

Inventor： 根本义彦 ,  谷田一真 ,  高桥健司

IPC: H01L23/48 ,  H01L23/522 ,  H01L27/12 ,  H01L21/28 ,  H01L21/60

Abstract: 本发明得到易制造的半导体器件。具备：互相相向配置的第1和第2半导体衬底1、2；在第1半导体衬底1的相向面上形成、由第1半导体电路3和第1电极7构成的第1半导体元件5；在第2半导体衬底2的相向面上形成、由第2半导体电路4和第2电极8构成的第2半导体元件6；夹在第1与第2电极7、8之间的布线层9；及贯通第1半导体衬底1，经布线层9与第1和第2电极7、8连接的贯通电极12，第2半导体衬底2在贯通电极12的侧面方向隔开配置，从第1半导体衬底1突出的贯通电极12的侧面和第2半导体元件6的侧面被绝缘材料13覆盖，贯通电极12的一端从第1半导体衬底1背面露出，另一端位于与第2半导体衬底2背面相同的高度，并从绝缘材料13露出。

公开(公告)号：CN102651379B

公开(公告)日：2015-09-02

申请号：CN201210043827.1

申请日：2012-02-23

Applicant: 株式会社东芝

Inventor： 本乡悟史 ,  谷田一真 ,  堀哲浩 ,  高桥健司 ,  沼田英夫

IPC: H01L27/146

CPC classification number: H01L27/1464 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/14621 ,  H01L27/14627 ,  H01L27/14634 ,  H01L27/1469

Abstract: 本发明提供半导体装置及半导体装置的制造方法。实施例的半导体制造方法具备：在第1基板的主表面上形成作为包含光电二极管的有源区域的光电二极管层的步骤；在所述光电二极管层上，形成包含布线以及覆盖该布线的绝缘层的布线层的步骤；在所述布线层上形成绝缘膜的步骤。实施例的半导体制造方法还具备：以使所述光电二极管层的晶体取向和第2基板的晶体取向一致的方式将所述第2基板接合到所述第1基板的所述绝缘膜的步骤。

公开(公告)号：CN100481402C

公开(公告)日：2009-04-22

申请号：CN200510102531.2

申请日：2005-09-08

Applicant: 株式会社东芝

Inventor： 沼田英夫 ,  江泽弘和 ,  田窪知章 ,  高桥健司 ,  青木秀夫 ,  原田享 ,  金子尚史 ,  池上浩 ,  松尾美惠 ,  大村一郎

IPC: H01L23/00 ,  H01L23/12 ,  H01L23/48 ,  H01L25/00 ,  H01L25/065 ,  H01L21/768 ,  H01L21/60 ,  H01L21/48

CPC classification number: H01L2224/16145 ,  H01L2224/16225 ,  H01L2924/15311

Abstract: 本发明的半导体器件，具备：具有贯通孔的半导体基板；在上述贯通孔的内面上形成的第1绝缘树脂层；在上述半导体基板的表背面中的至少一方的面上形成的第2绝缘树脂层；以及在上述贯通孔内以至少把上述半导体基板的表背两面间连接起来的方式连续地形成，而且，已借助于上述第1绝缘树脂层与上述贯通孔的内面绝缘的第1导电体层。在第2绝缘树脂层上，可以具备已与贯通孔内的第1导电体层电连的第2导电体层(布线图形)。可以得到在贯通孔内形成、构成连接插塞等的导电体层的绝缘可靠性高，适合于多芯片封装体等的半导体器件。连接半导体基板的表背间的导电体层和绝缘层的形成性高，可以削减形成成本。