-
公开(公告)号：CN102870163B
公开(公告)日：2015-06-17
申请号：CN201180021264.X
申请日：2011-01-28
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3677
Abstract: 本发明具有：第i电路部（1a、1b）（i为各个1≤i≤N（N为2以上的整数）的整数），其级联连接有多个移位寄存器级（SR1、SR2、…、SRn），通过上述第i电路部（1a、1b）各自专用的供给配线（10b、10c、10e、10f）被供给驱动各上述移位寄存器级（SR1、SR2、…、SRn）的驱动信号（CKA1、CKA2、CKB1、CKB2）；和上述供给配线（10b、10c、10e、10f）。
-
公开(公告)号：CN102483889B
公开(公告)日：2014-09-03
申请号：CN201080039896.4
申请日：2010-05-21
Applicant: 夏普株式会社
IPC: G02F1/1368 , G09F9/30 , H01L51/50
CPC classification number: H01L27/3276 , G02F1/133553 , G02F1/13452 , G02F1/13454 , G02F1/13458 , G02F2001/13629 , H01L27/124
Abstract: 第2干配线(17c)由作为与第1干配线(17a)不同的层的反射像素电极层形成，并且沿着相邻的第1干配线(17a)的长度方向形成。因此，在单片地形成有栅极驱动电路(15)及其配线(17a、17b、17c、18)的TFT阵列基板(1)中，可以实现能够缩小形成栅极驱动电路(15)及其配线(17a、17b、17c、18)的边框部的宽度的TFT阵列基板(1)。
-
公开(公告)号：CN102870220B
公开(公告)日：2014-05-07
申请号：CN201180021486.1
申请日：2011-02-23
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1345 , G02F1/1368 , H01L27/146
CPC classification number: H01L29/78663 , G02F1/13338 , G02F1/13624 , G06F3/0412 , H01L27/0207 , H01L27/0705 , H01L27/1222 , H01L27/1225 , H01L27/124 , H01L27/1251 , H01L29/78633 , H01L29/7869
Abstract: 氧化物TFT元件（3）的源漏电极层（3s、3d）由第一导电层形成，氧化物TFT元件（3）的栅极电极（3g）和a-SiTFT元件（5）的栅极电极（5g）由作为相同导电层的第二导电层形成，a-SiTFT元件（5）的源漏电极层（5s、5d）由第三导电层形成，在绝缘基板（2）叠层各导电层的厚度方向上，上述第三导电层形成于上述第二导电层的上层，上述第一导电层形成于上述第二导电层的下层。因此，能够实现能提高形成于绝缘基板上的晶体管元件的集成度的电路基板。
-
公开(公告)号：CN103534747A
公开(公告)日：2014-01-22
申请号：CN201280022527.3
申请日：2012-05-11
Applicant: 夏普株式会社
Inventor： 田中信也
CPC classification number: G09G3/02 , G09G3/20 , G09G3/36 , G09G3/3674 , G09G3/3677
Abstract: 在扫描信号线驱动电路中抑制扫描信号的钝化。在双稳态电路中设有用于接收第1时钟信号（CK）的输入端子（43）、用于接收控制信号（CT）的输入端子（48）、用于接收电平下降信号（LD）的输入端子（49）、输出端子（51）、薄膜晶体管（T2）以及薄膜晶体管（TA）。薄膜晶体管（T2）的栅极端子连接到第1节点（N1），漏极端子连接到输入端子（43），源极端子连接到输出端子（51）。薄膜晶体管（TA）的栅极端子连接到输入端子（48），漏极端子连接到第1节点（N1），源极端子连接到输入端子（49）。控制信号（CT）的电位在垂直回描期间中的作为除了最初的1水平扫描期间之外的期间的控制期间中成为高电平。电平下降信号（LD）是低于直流电源电位（Vss）的电位。
-
公开(公告)号：CN102884566A
公开(公告)日：2013-01-16
申请号：CN201180015163.1
申请日：2011-01-28
Applicant: 夏普株式会社
IPC: G09F9/00 , G09G3/20 , G09G3/36 , G02F1/133 , G02F1/1345
Abstract: 本发明的目的在于提供一种显示面板。在显示面板(10)上，利用与像素电路相同的工序，在显示区域(11)的相对的两条边中，沿着一条边形成第一扫描信号线驱动电路(12)，沿着另一条边形成第二扫描信号线驱动电路(13)。对于第一扫描信号线驱动电路(12)与第二扫描信号线驱动电路(13)，内置的晶体管的尺寸、布线的宽度等不同，短边方向的尺寸不同。由此，使非一体型显示面板与显示区域的中心一致，确保与非一体型显示面板之间的互换性。另外，适当地决定两个扫描信号线驱动电路所包含的布线的宽度、间隙，降低布线间漏电、断线，改善显示面板的合格率。
-
Patent Agency Ranking
公开(公告)号：CN102598144A
公开(公告)日：2012-07-18
申请号：CN201080049283.9
申请日：2010-07-15
Applicant: 夏普株式会社
CPC classification number: G09G3/3685 , G09G2310/0275 , G09G2310/0286 , G11C19/287
Abstract: 本发明的目的在于在单片化之后的栅极驱动器内的移位寄存器中，不引起异常动作并且抑制电路面积的增大、消耗电流的增大和成本的增加，并缩短时钟下降沿-上升沿期间。移位寄存器(410)中，基于包括被施加到第奇数级的2相时钟信号(GCK1、GCK3)和被施加到第偶数级的2相时钟信号(GCK2、GCK4)的、相位各错开90度的4相时钟信号进行动作，各级中，第一节点的电位成为高电平时，第一时钟(CKA)的电位表现为扫描信号(GOUT)的电位。这样的结构中，各级中包括的第一节点的电位根据从前一级输出的扫描信号的脉冲而成为高电平，根据从其后的第三级输出的扫描信号的脉冲而成为低电平。
-
公开(公告)号：CN102308253A
公开(公告)日：2012-01-04
申请号：CN200980156284.0
申请日：2009-11-05
Applicant: 夏普株式会社
IPC: G02F1/1368 , G02F1/1345 , G09F9/30
CPC classification number: G02F1/136286 , G02F1/133345 , G02F1/1339 , G02F1/134336 , G02F1/1345 , G02F1/13452 , G02F1/13454 , H01L27/1222 , H01L27/124
Abstract: 一种TFT阵列基板(20)，其是TFT元件和像素电极设置成矩阵状而成的，栅极总线由第1金属材料(M1)形成，源极总线由第2金属材料(M2)形成，像素电极由第3金属材料(M3)形成，在周边区域(24)，由第1金属材料(M1)形成的时钟配线(72)和由第2金属材料(M2)形成的分支配线(74)通过由第3金属材料(M3)形成的连接导体(102)在连接部分(80)连接，在连接部分(80)设有经由连接导体(102)露出分支配线(74)的分支配线通路(112)，分支配线通路(112)的至少一部分在俯视时与时钟配线(72)重合。
-
公开(公告)号：CN101410779A
公开(公告)日：2009-04-15
申请号：CN200780011195.8
申请日：2007-01-31
Applicant: 夏普株式会社
Abstract: 本发明提供触摸面板、显示装置和触摸面板的制造方法。触摸面板(20a)包括绝缘性基板、设置在绝缘性基板(10a)上的透明触摸电极(13a)、和与触摸电极(13a)的周边连接的边框部(F)，并利用通过边框部(F)的电信号检测触摸电极(13a)的触摸位置，边框部(F)设置在绝缘性基板(10a)和触摸电极(13a)之间。
-
公开(公告)号：CN103534747B
公开(公告)日：2016-03-23
申请号：CN201280022527.3
申请日：2012-05-11
Applicant: 夏普株式会社
Inventor： 田中信也
CPC classification number: G09G3/02 , G09G3/20 , G09G3/36 , G09G3/3674 , G09G3/3677
Abstract: 在扫描信号线驱动电路中抑制扫描信号的钝化。在双稳态电路中设有用于接收第1时钟信号（CK）的输入端子（43）、用于接收控制信号（CT）的输入端子（48）、用于接收电平下降信号（LD）的输入端子（49）、输出端子（51）、薄膜晶体管（T2）以及薄膜晶体管（TA）。薄膜晶体管（T2）的栅极端子连接到第1节点（N1），漏极端子连接到输入端子（43），源极端子连接到输出端子（51）。薄膜晶体管（TA）的栅极端子连接到输入端子（48），漏极端子连接到第1节点（N1），源极端子连接到输入端子（49）。控制信号（CT）的电位在垂直回描期间中的作为除了最初的1水平扫描期间之外的期间的控制期间中成为高电平。电平下降信号（LD）是低于直流电源电位（Vss）的电位。
-
公开(公告)号：CN102714220B
公开(公告)日：2015-04-08
申请号：CN201080053732.7
申请日：2010-07-09
Applicant: 夏普株式会社
IPC: H01L29/786 , G09G3/20 , G11C19/00 , G11C19/28
CPC classification number: H01L27/124 , G09G3/3266 , G09G3/3677 , G09G2300/0408 , G09G2310/0286 , G11C19/184 , G11C19/28 , H01L29/41733 , H01L29/42384
Abstract: 本发明提供能稳定地动作的移位寄存器和显示装置。本发明是包含薄膜晶体管而构成的移位寄存器，上述薄膜晶体管具有源极电极、漏极电极以及栅极电极，上述薄膜晶体管是具有梳齿状的源极/漏极结构的底栅型的薄膜晶体管，上述栅极电极在与上述源极电极重叠的区域内和与上述漏极电极重叠的区域内的至少一方设有缺口部和开口部的至少一方。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.036 seconds)
