可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置

    公开(公告)号:CN102655210A

    公开(公告)日:2012-09-05

    申请号:CN201210054750.8

    申请日:2012-03-05

    Inventor: 玉井幸夫

    CPC classification number: H01L45/1253 H01L27/24 H01L45/08 H01L45/145 H01L45/16

    Abstract: 本发明提供减少成形电压的元件间偏差并能够降低成形电压的结构的可变电阻元件及其制造方法、以及具有该可变电阻元件的高集成的非易失性半导体存储装置。可变电阻元件(2)构成为在第一电极(15)和第二电极(12)之间夹持电阻变化层(第一金属氧化物膜)(13)以及与第一电极(15)相接的控制层(第二金属氧化物膜)(14)。控制层(14)由功函数小(4.5eV以下)并且具有从电阻变化层抽取氧的能力的金属的氧化膜构成。第一电极由与该金属同样地功函数小的金属构成,并且,为了抑制来自控制层的氧的热扩散,以其氧化物生成自由能大于构成控制层的元素的氧化物生成自由能的材料构成。

    非易失性半导体存储器设备

    公开(公告)号:CN102446548A

    公开(公告)日:2012-05-09

    申请号:CN201110292340.2

    申请日:2011-09-30

    Abstract: 非易失性半导体存储器设备。非易失性半导体存储器设备包括用于存储用户数据的存储器单元阵列,其通过布置存储器单元提供,每个存储器单元具有可变电阻元件,该可变电阻元件具有第一电极2、第二电极3以及夹置在第一电极和第二电极之间由金属氧化物制成的可变电阻器4。第一和第二电极分别由与该可变电阻器4形成欧姆结的导电材料和与该可变电阻器4形成非欧姆结的导电材料形成。可变电阻器通过在电极之间施加电压在两个或更多不同电阻状态之间变化。变化之后的电阻状态以非易失性方式维持。在存储器单元阵列用于存储用户数据之前的未使用状态,存储器单元阵列中的所有存储器单元的可变电阻元件被设置为两个或更多不同电阻状态的最高电阻状态。

    可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置

    公开(公告)号:CN102655210B

    公开(公告)日:2015-04-22

    申请号:CN201210054750.8

    申请日:2012-03-05

    Inventor: 玉井幸夫

    CPC classification number: H01L45/1253 H01L27/24 H01L45/08 H01L45/145 H01L45/16

    Abstract: 本发明提供减少成形电压的元件间偏差并能够降低成形电压的结构的可变电阻元件及其制造方法、以及具有该可变电阻元件的高集成的非易失性半导体存储装置。可变电阻元件(2)构成为在第一电极(15)和第二电极(12)之间夹持电阻变化层(第一金属氧化物膜)(13)以及与第一电极(15)相接的控制层(第二金属氧化物膜)(14)。控制层(14)由功函数小(4.5eV以下)并且具有从电阻变化层抽取氧的能力的金属的氧化膜构成。第一电极由与该金属同样地功函数小的金属构成,并且,为了抑制来自控制层的氧的热扩散,以其氧化物生成自由能大于构成控制层的元素的氧化物生成自由能的材料构成。

    非易失性半导体存储器设备

    公开(公告)号:CN102446548B

    公开(公告)日:2014-10-22

    申请号:CN201110292340.2

    申请日:2011-09-30

    Abstract: 非易失性半导体存储器设备。非易失性半导体存储器设备包括用于存储用户数据的存储器单元阵列,其通过布置存储器单元提供,每个存储器单元具有可变电阻元件,该可变电阻元件具有第一电极2、第二电极3以及夹置在第一电极和第二电极之间由金属氧化物制成的可变电阻器4。第一和第二电极分别由与该可变电阻器4形成欧姆结的导电材料和与该可变电阻器4形成非欧姆结的导电材料形成。可变电阻器通过在电极之间施加电压在两个或更多不同电阻状态之间变化。变化之后的电阻状态以非易失性方式维持。在存储器单元阵列用于存储用户数据之前的未使用状态,存储器单元阵列中的所有存储器单元的可变电阻元件被设置为两个或更多不同电阻状态的最高电阻状态。

    非易失性半导体存储装置及其动作方法

    公开(公告)号:CN101111899B

    公开(公告)日:2011-11-30

    申请号:CN200680003878.4

    申请日:2006-01-05

    Abstract: 提供一种非易失性半导体存储装置,在高集成的存储单元阵列中,z在读取、写入和擦除的各动作模式间转移时,抑制因随着位线和字线的电位变化的过渡电流而产生的功耗的增加。具有存储单元阵列(1),其分别在行方向和列方向配置多个两端子的存储单元,该存储单元具有通过施加脉冲而使电阻值可逆地变化的可变电阻元件,同一行的各存储单元的一端连接到公共字线WL1~WLn,同一列的各存储单元的另一端连接到公共位线BL1~BLn,在针对选择存储单元的读取、写入和擦除的各存储动作的动作期间,对未连接到选择存储单元的非选择字线和非选择位线施加公共非选择电压VWE/2。

    非易失性半导体存储装置及其写入方法和擦除方法

    公开(公告)号:CN100565702C

    公开(公告)日:2009-12-02

    申请号:CN200410049572.5

    申请日:2004-06-17

    Abstract: 本发明涉及非易失性半导体存储装置及其写入方法和擦除方法。构成存储器阵列(1)的各可变电阻元件(22),同一行的一端之间连接共用的字线(20),同一列的另一端之间连接共用的位线(21)。选择第1字线电压施加到选择字线,选择第2字线电压施加到非选择字线,选择第1位线电压施加到选择位线,选择第2位线电压施加到非选择位线。设定第1字线电压与第1位线电压的电压差在使可变电阻元件的电阻值变化的第1电压差以上,第1字线电压与第2位线电压的电压差、第2字线电压与第1位线电压的电压差、第2字线电压与第2位线电压的电压差的每一个在不使可变电阻元件的电阻值变化的第2电压差以下。

    半导体存储装置
    19.
    发明公开

    公开(公告)号:CN1649026A

    公开(公告)日:2005-08-03

    申请号:CN200510006820.2

    申请日:2005-01-28

    CPC classification number: G11C7/062 G11C7/06 G11C7/12 G11C7/14 G11C8/08

    Abstract: 本发明具备列读出电压供给电路,对每一条列选择线,在读出选择时供给规定的第1电压,在读出非选择时供给与上述第1电压不同的第2电压,具备行读出电压供给电路,对每一条行选择线,在读出选择时供给第2电压,具备读出电路,在读出时,将流经被选择的行选择线的电流与流经非选择的行选择线的电流分离并进行检测,检测被选择的存储单元的电阻状态,具备列电压位移抑制电路,在读出时,对非选择的列选择线的每一条个别地抑制供给的电压电平的位移。

Patent Agency Ranking