公开(公告)号：CN1641879A

公开(公告)日：2005-07-20

申请号：CN200510004327.7

申请日：2005-01-14

Applicant: 夏普株式会社

Inventor： 川添豪哉 ,  玉井幸夫 ,  岛冈笃志 ,  萩原直人 ,  增田秀俊 ,  铃木利昌

IPC: H01L27/10 ,  H01L45/00 ,  G11C11/00

CPC classification number: H01L27/2436 ,  G11C13/0007 ,  G11C13/003 ,  G11C2213/31 ,  G11C2213/78 ,  G11C2213/79 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1625 ,  H01L45/1641

Abstract: 非易失性存储元件(10)通过依次层叠下部电极(7)、可变电阻体(8)和上部电极(9)构成，可变电阻体(8)在结晶和无定形混合存在的状态下成膜，形成非易失性存储元件(10)。更为理想的是，可变电阻体(8)是在350℃～500℃的范围内的成膜温度下成膜的可用通式Pr1－xCaxMnO3表示的镨·钙·锰氧化物。或者，可变电阻体(8)通过在形成无定形状态或者结晶和无定形混合存在的状态的成膜温度下成膜后，在比上述成膜温度高的温度下并且在可变电阻体(8)能够维持结晶和无定形混合存在的状态的温度范围内进行退火处理而形成。

公开(公告)号：CN1741194A

公开(公告)日：2006-03-01

申请号：CN200510087650.5

申请日：2005-07-27

Applicant: 夏普株式会社

Inventor： 川添豪哉 ,  玉井幸夫 ,  岛冈笃志 ,  森本英德 ,  粟屋信义

IPC: G11C16/06 ,  G11C16/26 ,  G11C7/00

Abstract: 本发明的非易失性半导体存储装置包括：存储单元选择电路(17)，以行、列或存储单元为单位从存储单元阵列(15)中选择存储单元；读出电压施加电路(22a)，对由存储单元选择电路(17)选出的选择存储单元的可变电阻元件施加读出电压；读出电路(23)，对选择存储单元内的读出对象存储单元检测与该可变电阻元件的电阻值对应流过的读出电流的大小，再读出存储在读出对象存储单元中的信息；读出电压施加电路(22a)将和读出电压反极性的伪读出电压施加给选择存储单元的可变电阻元件。

公开(公告)号：CN1641880A

公开(公告)日：2005-07-20

申请号：CN200510005723.1

申请日：2005-01-13

Applicant: 夏普株式会社

Inventor： 川添豪哉 ,  玉井幸夫 ,  岛冈笃志 ,  萩原直人 ,  松下祐二 ,  西汤二

IPC: H01L27/10 ,  H01L21/8239

CPC classification number: H01L45/1675 ,  G11C13/0007 ,  G11C13/003 ,  G11C2213/31 ,  G11C2213/78 ,  G11C2213/79 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1625

Abstract: 本发明的课题是一种配备了具有由钙钛矿型金属氧化膜构成的可变电阻体(8)的可变电阻元件的非易失性半导体存储器件的制造方法，在比可变电阻体(8)形成前所形成的金属布线层(11)的熔点低的形成温度下形成可变电阻体(8)。更理想的是，在350℃～500℃范围内的成膜温度下，通过溅射法使得用通式Pr1－xCaxMnO3表示的镨－钙－锰氧化物成膜，作为可变电阻体(8)。

公开(公告)号：CN101199023A

公开(公告)日：2008-06-11

申请号：CN200680021571.7

申请日：2006-05-01

Applicant: 夏普株式会社

Inventor： 田尻雅之 ,  岛冈笃志 ,  井上刚至

IPC: G11C13/00

CPC classification number: G11C13/00 ,  G11C13/0023 ,  G11C13/0069 ,  G11C2013/009 ,  G11C2213/77

Abstract: 本发明提供一种矫正由因为在存储器单元阵列内的位置差异所产生的布线长度的差异而引起的施加到可变电阻元件上的有效电压的不均匀，能够抑制存储器单元间的可变电阻元件的电阻变化特性的偏差的半导体存储装置。本发明的半导体存储装置(1)具有存储器单元阵列(100)，所述存储器单元阵列(100)将同一行的存储器单元与共通的字线连接，将同一列的存储器单元与共通的位线连接，构成具有可变电阻元件的存储器单元，上述半导体存储装置(1)在规定的存储器工作时，基于选择存储器单元的存储器单元阵列(100)内的配置点，调整施加到选择字线和选择位线的至少某一方的端部上的电压脉冲的电压幅值，使得施加到成为写入或消去对象的选择存储器单元的可变电阻元件上的电压脉冲的有效电压幅值与存储器单元阵列(100)内的配置点无关，收束在一定范围内。

公开(公告)号：CN1649026A

公开(公告)日：2005-08-03

申请号：CN200510006820.2

申请日：2005-01-28

Applicant: 夏普株式会社

Inventor： 井上刚至 ,  森川佳直 ,  岛冈笃志 ,  玉井幸夫

IPC: G11C7/00 ,  G11C11/15 ,  H01L27/105

CPC classification number: G11C7/062 ,  G11C7/06 ,  G11C7/12 ,  G11C7/14 ,  G11C8/08

Abstract: 本发明具备列读出电压供给电路，对每一条列选择线，在读出选择时供给规定的第1电压，在读出非选择时供给与上述第1电压不同的第2电压，具备行读出电压供给电路，对每一条行选择线，在读出选择时供给第2电压，具备读出电路，在读出时，将流经被选择的行选择线的电流与流经非选择的行选择线的电流分离并进行检测，检测被选择的存储单元的电阻状态，具备列电压位移抑制电路，在读出时，对非选择的列选择线的每一条个别地抑制供给的电压电平的位移。

公开(公告)号：CN1649026B

公开(公告)日：2010-10-06

申请号：CN200510006820.2

申请日：2005-01-28

Applicant: 夏普株式会社

Inventor： 井上刚至 ,  森川佳直 ,  岛冈笃志 ,  玉井幸夫

IPC: G11C7/00 ,  G11C11/15 ,  H01L27/105

CPC classification number: G11C7/062 ,  G11C7/06 ,  G11C7/12 ,  G11C7/14 ,  G11C8/08

Abstract: 本发明具备列读出电压供给电路，对每一条列选择线，在读出选择时供给规定的第1电压，在读出非选择时供给与上述第1电压不同的第2电压，具备行读出电压供给电路，对每一条行选择线，在读出选择时供给第2电压，具备读出电路，在读出时，将流经被选择的行选择线的电流与流经非选择的行选择线的电流分离并进行检测，检测被选择的存储单元的电阻状态，具备列电压位移抑制电路，在读出时，对非选择的列选择线的每一条个别地抑制供给的电压电平的位移。

公开(公告)号：CN100485811C

公开(公告)日：2009-05-06

申请号：CN200510087650.5

申请日：2005-07-27

Applicant: 夏普株式会社

Inventor： 川添豪哉 ,  玉井幸夫 ,  岛冈笃志 ,  森本英德 ,  粟屋信义

IPC: G11C16/06 ,  G11C16/26 ,  G11C7/00

Abstract: 本发明的非易失性半导体存储装置包括：存储单元选择电路(17)，以行、列或存储单元为单位从存储单元阵列(15)中选择存储单元；读出电压施加电路(22a)，对由存储单元选择电路(17)选出的选择存储单元的可变电阻元件施加读出电压；读出电路(23)，对选择存储单元内的读出对象存储单元检测与该可变电阻元件的电阻值对应流过的读出电流的大小，再读出存储在读出对象存储单元中的信息；读出电压施加电路(22a)将和读出电压反极性的伪读出电压施加给选择存储单元的可变电阻元件。