公开(公告)号：CN112750762A

公开(公告)日：2021-05-04

申请号：CN202011193393.4

申请日：2020-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄侦晃 ,  谢明哲 ,  林益安 ,  魏安祺 ,  陈嘉仁

IPC: H01L21/768 ,  H01L21/8234

Abstract: 本公开涉及半导体器件及其制造方法。一种方法包括在第一电介质层中形成开口。位于第一电介质层下方的区域暴露于开口。方法还包括沉积延伸到开口中的虚设硅层，以及沉积隔离层。隔离层和虚设层在开口中分别包括虚设硅环和隔离环。利用金属区域填充开口，并且金属区域被隔离环环绕。蚀刻虚设硅层以形成空气间隔件。形成第二电介质层以密封空气间隔件。

公开(公告)号：CN111106000A

公开(公告)日：2020-05-05

申请号：CN201910253134.7

申请日：2019-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张书维 ,  蔡雅怡 ,  陈嘉仁 ,  魏安祺 ,  古淑瑗

IPC: H01L21/28 ,  H01L21/336

Abstract: 本公开涉及形成半导体器件的方法。一种形成半导体器件的方法包括：刻蚀栅极堆叠以形成延伸到栅极堆叠中的沟槽；在栅极堆叠的侧壁上形成电介质层，并且侧壁暴露于沟槽；以及刻蚀电介质层以移除沟槽的底部的电介质层的第一部分。在刻蚀电介质层之后，栅极堆叠的侧壁上的电介质层的第二部分保留。在移除电介质层的第一部分之后，移除电介质层的第二部分以露出栅极堆叠的侧壁。用电介质区域填充沟槽以形成电介质区域，其中，电介质区域接触栅极堆叠的侧壁。

公开(公告)号：CN222532106U

公开(公告)日：2025-02-25

申请号：CN202420588862.X

申请日：2024-03-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐绍华 ,  林佳儀 ,  曹修豪 ,  简垲旻 ,  黄侦晃 ,  魏安祺 ,  陈嘉仁

IPC: H10D84/85 ,  H10D84/03

Abstract: 一种半导体装置，包括设置于鳍片上方的晶体管的第一通道区，鳍片可包括在第一方向上延伸的半导体材料。栅极结构衬垫第一通道区并在垂直于第一方向的第二方向上在隔离区上方延伸，栅极结构的第一部分向下延伸至隔离区的上表面中一凹痕中。装置亦包括嵌入鳍片中第一通道区的任一侧上的磊晶结构，磊晶结构由第一层间介电质侧向围绕。