-
公开(公告)号：CN114823683A
公开(公告)日：2022-07-29
申请号：CN202210087916.X
申请日：2022-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11521 , H01L27/11556 , H01L27/11568 , H01L27/11582
Abstract: 一种存储器装置的形成方法，包括：形成多个字元线堆叠于半导体基底上，分别包括多个字元线与多个绝缘层交替堆叠；沿着字元线堆叠的两相对侧壁形成一数据存储层；沿着数据存储层的两相对侧壁形成一通道层；形成一内部绝缘层位于通道层的内侧壁之间且包括第一介电材料；进行隔离阻断制程，包括第一蚀刻制程穿过内部绝缘层及通道层，以形成一隔离开口；形成一隔离结构，填充隔离开口且包括第二介电材料；进行第二蚀刻制程，穿过位于隔离结构的两相对侧的内部绝缘层，以形成源极/漏极开口；及形成源极/漏极接点于源极/漏极开口内。
-
公开(公告)号：CN113540255A
公开(公告)日：2021-10-22
申请号：CN202110721471.1
申请日：2021-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/786 , H01L29/10 , H01L21/34
Abstract: 包括沟道层的晶体管及其制造方法，沟道层包括氧化物半导体材料。该晶体管包括沟道层，该沟道层包括具有第一氧浓度的第一氧化物半导体层、具有第二氧浓度的第二氧化物半导体层和具有第三氧浓度的第三氧化物半导体层。第二氧化物半导体层位于第一半导体氧化物层和第三氧化物半导体层之间。第二氧浓度低于第一氧浓度和第三氧浓度。本发明的实施例还涉及形成氧化物半导体晶体管的方法。
-
公开(公告)号：CN113488541A
公开(公告)日：2021-10-08
申请号：CN202110678836.7
申请日：2021-06-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/786 , H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 本申请的实施例提供了一种半导体器件，包含介电层、导电层、电极层和氧化物半导体层。介电层具有第一表面和与第一表面相对的第二表面。导电层设置在介电层的第一表面上。电极层设置在介电层的第二表面上。氧化物半导体层设置在介电层的第二表面和电极层之间，其中，氧化物半导体层包括由公式1(InxSnyTizMmOn)表示的材料。在公式1中，0
-
公开(公告)号：CN113451324A
公开(公告)日：2021-09-28
申请号：CN202110649105.X
申请日：2021-06-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11565 , H01L27/11568 , H01L27/11582 , H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 一种三维存储单元阵列包括垂直堆叠的多个第一导电线、垂直堆叠的多个第二导电线、及第一和多个第二台阶梯段。多个第一导电线及多个第二导电线沿着第一方向延伸。多个第二导电线设置在沿着第二方向距多个第一导电线一距离处。第一方向与第二方向正交。沿着第一方向，第一梯段设置在多个第一导电线的相对的端处且第二梯段设置在多个第二导电线的相对的端处。第一梯段及第二梯段包括沿着第一方向交替设置的多个着陆焊盘与多个连接线。沿着第二方向，多个着陆焊盘比多个连接线宽。沿着第二方向，第一梯段的多个着陆焊盘面对第二梯段的多个连接线且第二梯段的多个着陆焊盘面对第一梯段的多个连接线。
-
公开(公告)号：CN113629063B
公开(公告)日：2025-01-14
申请号：CN202110830885.8
申请日：2021-07-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 形成三维(3D)存储器件的方法包括：在衬底上方形成层堆叠件，该层堆叠件具有第一导电材料和第一介电材料的交替层；形成沟槽，该沟槽从层堆叠件的远离衬底的上表面垂直延伸穿过层堆叠件至层堆叠件的面向衬底的下表面；用存储器膜内衬沟槽的侧壁和底部；在存储器膜上方形成沟道材料，该沟道材料包括非晶材料；在形成沟道材料之后，用第二介电材料填充沟槽；在第二介电材料中形成存储器单元隔离区域；在存储器单元隔离区域的相对侧上形成在第二介电材料中垂直延伸的源极线(SL)和位线(BL)；以及在形成SL和BL之后，使沟道材料的第一部分结晶。本申请的实施例还涉及存储器件。
-
Patent Agency Ranking
公开(公告)号：CN113540116B
公开(公告)日：2024-08-02
申请号：CN202110513298.6
申请日：2021-05-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 存储器单元包括位于半导体衬底上方的薄膜晶体管，该薄膜晶体管包括：接触字线的存储器膜；以及接触源极线和位线的氧化物半导体(OS)层，其中，存储器膜设置在OS层和字线之间，其中，源极线和位线均包括接触OS层的第一导电材料，以及其中第一导电材料具有小于4.6的功函数。存储器单元还包括将源极线和位线隔开的电介质材料。本发明的实施例还公开了存储器器件及其形成方法。
-
公开(公告)号：CN113594175B
公开(公告)日：2024-01-12
申请号：CN202110801806.0
申请日：2021-07-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 形成铁电随机存取存储器(FeRAM)器件的方法包括：在衬底上方形成层堆叠件，其中，层堆叠件包括第一介电材料和字线(WL)材料的交替层；形成垂直延伸穿过层堆叠件的第一沟槽；填充第一沟槽，其中，填充第一沟槽包括在第一沟槽中形成铁电材料、铁电材料上方的沟道材料和沟道材料上方的第二介电材料；在填充第一沟槽之后，形成垂直延伸穿过层堆叠件的第二沟槽，第二沟槽与第一沟槽交错；以及填充第二沟槽，其中，填充第二沟槽包括在第二沟槽中形成铁电材料、铁电材料上方的沟道材料和沟道材料上方的第二介电材料。本申请的实施例还涉及铁电随机存取存储器(FeRAM)器件。
-
公开(公告)号：CN113629063A
公开(公告)日：2021-11-09
申请号：CN202110830885.8
申请日：2021-07-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 形成三维(3D)存储器件的方法包括：在衬底上方形成层堆叠件，该层堆叠件具有第一导电材料和第一介电材料的交替层；形成沟槽，该沟槽从层堆叠件的远离衬底的上表面垂直延伸穿过层堆叠件至层堆叠件的面向衬底的下表面；用存储器膜内衬沟槽的侧壁和底部；在存储器膜上方形成沟道材料，该沟道材料包括非晶材料；在形成沟道材料之后，用第二介电材料填充沟槽；在第二介电材料中形成存储器单元隔离区域；在存储器单元隔离区域的相对侧上形成在第二介电材料中垂直延伸的源极线(SL)和位线(BL)；以及在形成SL和BL之后，使沟道材料的第一部分结晶。本申请的实施例还涉及存储器件。
-
公开(公告)号：CN113594175A
公开(公告)日：2021-11-02
申请号：CN202110801806.0
申请日：2021-07-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 形成铁电随机存取存储器(FeRAM)器件的方法包括：在衬底上方形成层堆叠件，其中，层堆叠件包括第一介电材料和字线(WL)材料的交替层；形成垂直延伸穿过层堆叠件的第一沟槽；填充第一沟槽，其中，填充第一沟槽包括在第一沟槽中形成铁电材料、铁电材料上方的沟道材料和沟道材料上方的第二介电材料；在填充第一沟槽之后，形成垂直延伸穿过层堆叠件的第二沟槽，第二沟槽与第一沟槽交错；以及填充第二沟槽，其中，填充第二沟槽包括在第二沟槽中形成铁电材料、铁电材料上方的沟道材料和沟道材料上方的第二介电材料。本申请的实施例还涉及铁电随机存取存储器(FeRAM)器件。
-
公开(公告)号：CN113594170A
公开(公告)日：2021-11-02
申请号：CN202110866757.9
申请日：2021-07-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11565 , H01L27/11568 , H01L27/11578 , H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 一种存储器装置包括晶体管结构及存储器弧形壁结构。存储器弧形壁结构嵌置在晶体管结构中。晶体管结构包括介电柱、源极电极及漏极电极、闸极电极层及沟道壁结构。源极电极与漏极电极位于介电柱的相对的侧边上。闸极电极层围绕介电柱、源极电极及漏极电极。沟道壁结构从源极电极延伸到漏极电极且环绕介电柱。沟道壁结构设置在闸极电极层与源极电极之间、闸极电极层与漏极电极之间以及闸极电极层与介电柱之间。存储器弧形壁结构在所述沟道壁结构上延伸并贯穿所述沟道壁结构。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.035 seconds)
