一种基于样本数据的半导体器件仿真结果置信度分析方法

    公开(公告)号:CN115062549B

    公开(公告)日:2025-05-13

    申请号:CN202210825760.0

    申请日:2022-07-14

    Abstract: 本发明是一种基于样本数据的半导体器件仿真结果置信度分析方法,包括如下步骤:步骤1:根据实际样本空间数据来源,分别设置所述实际样本空间数据的置信度权重;步骤2:根据待仿真的器件结构参数,设置邻域半径;步骤3:根据相似性函数将邻域半径内空间点的结构参数与仿真样本结构参数代入所述相似性函数,计算得到邻域半径内空间点的结构参数与仿真样本结构参数之间的相似性;步骤4:根据相似性计算结果,计算获取邻域样本空间相对于仿真样本的置信度。本发明将样本数据的置信度引入置信度公式,有效提高了置信度评估的精度,通过控制邻域的数值,不仅可考虑小范围邻域空间,也可考虑整体数据区间,能有效指导设计进程。

    一种双沟道超结碳化硅MOSFET
    12.
    发明公开

    公开(公告)号:CN119855213A

    公开(公告)日:2025-04-18

    申请号:CN202510329586.4

    申请日:2025-03-20

    Abstract: 本发明公开了一种双沟道超结碳化硅MOSFET,包括A型衬底、A型外延层、B型第二阱区、第一沟槽、第二沟槽、漏极金属、栅极金属、源极金属和肖特基金属;A与B的导电类型不同;A型外延层内设有超结区和两个B型第一阱区;超结区包括A型柱状条和两个B型柱状条;两个B型第一阱区设在两个B型柱状条顶部;第一沟槽和第二沟槽设在B型第二阱区两侧;肖特基金属设在第二沟槽底部;栅极金属悬浮在绝缘介质内,位于栅极金属下方的B型第一阱区顶部形成有第一导电沟道,邻近栅极金属的B型第二阱区侧壁形成有第二导电沟道。本发明能在保证高击穿电压和低比导通电阻的同时,还拥有优异的动态性能,并且有着较强的续流能力与较高的可靠性。

    具有延伸漏结构的超结双SOI-LDMOS器件及制造方法

    公开(公告)号:CN117766588B

    公开(公告)日:2024-04-30

    申请号:CN202410196269.5

    申请日:2024-02-22

    Abstract: 本发明提出了一种具有延伸漏结构的超结双SOI‑LDMOS器件及制造方法,该器件包括:位于第二埋氧层上的第二SOI层,包括半导体区和半导体延伸漏接触区;位于第一埋氧层上的第一SOI层,包括体接触区、源区、漏区以及漂移区;漏极金属,其中漏极金属的第一部分平行于器件纵向的一侧面与第一埋氧层接触,其下表面与半导体延伸漏接触区的上表面;漏极金属的第二部分与半导体漏区的上表面接触。本发明在器件导通时利用第二SOI层中交替排列的第一半导体区和第二半导体区和延伸漏结构,使得第一SOI层漂移区表面感应出多数载流子,降低了比导通电阻;也在器件关断时改善了漂移区的势场分布从而提高了击穿电压。

    基于模拟退火算法的半导体器件结终端几何参数设计方法

    公开(公告)号:CN116562173B

    公开(公告)日:2023-09-12

    申请号:CN202310827829.8

    申请日:2023-07-07

    Abstract: 本发明公开了一种基于模拟退火算法的半导体器件结终端几何参数设计方法,包括S1:确定除待设计结终端结构几何参数以外的器件参数并设为定值;S2:确定待设计的结终端结构几何参数的取值空间;S3:定义基于电学性能指标的优化函数,搭建基于模拟退火算法的器件结终端结构几何参数设计框架;S4:定义循环设计周期,运行步骤3中搭建好的设计框架;S5:输出定义循环周期内使优化函数达到极值的器件结终端结构几何参数和对应最优的电学性能。本发明基于模拟退火算法,对器件的结终端结构几何参数进行设计,无需人工参与,可实现器件的电学性能的提升。该方法优化设计后的结终端结构,可大幅提升器件的电学性能。

    一种提高横向共聚物器件耐压的高K介质结构

    公开(公告)号:CN116546823A

    公开(公告)日:2023-08-04

    申请号:CN202310369616.5

    申请日:2023-04-10

    Abstract: 本发明公开了一种提高横向共聚物器件耐压的高K介质结构,包括横向共聚物器件本体和高K介质阵列;横向共聚物器件本体包括从下至上依次布设的衬底、有机半导体层、栅极绝缘层和栅极;有机半导体层内置有源极和漏极,位于栅极和漏极之间的有机半导体层形成为有机半导体漂移区;有机半导体漂移区的长度范围为L=20~50um;高K介质阵列沉积在有机半导体漂移区正上方的栅极绝缘层内部或表面;高K介质阵列包括沿有机半导体漂移区长度方向等间距排列的若干个高K介质;若干个高K介质的横向长度从栅极至源极逐渐减小。本发明能够大幅提高器件耐压,提升器件可靠性。

Patent Agency Ranking