-
公开(公告)号：CN104536284A
公开(公告)日：2015-04-22
申请号：CN201410532654.9
申请日：2014-10-10
Applicant: 北京空间机电研究所
IPC: G04G7/00
Abstract: 本发明提供一种遥感相机时钟管理电路，包括：时钟管理芯片，接收时钟输入接口传递的外部时钟信号、向时钟输出接口输出时钟信号；压控晶体振荡器，向时钟管理芯片输出压控时钟信号；无源环路滤波器，接收时钟管理芯片比较外部时钟信号和压控时钟信号得出的电流误差信号，并将电流误差信号转换为电压误差信号输出至压控晶体振荡器的电压控制端，调节压控晶体振荡器的相位。本发明由于时钟管理电路的同步功能，电路板之间传输的高速时钟信号变为频率相对较低的时钟信号，减小高速时钟在传输过程中的对外辐射干扰。
-
公开(公告)号：CN104076896A
公开(公告)日：2014-10-01
申请号：CN201410286180.4
申请日：2014-06-24
Applicant: 北京空间机电研究所
IPC: G06F1/26
Abstract: 一种高等级DDR供电电路，通过在高等级LDO电源转换芯片地管脚与电路板地平面间添加并联电阻，抬高高等级LDO电源转换芯片地管脚相对于电路板地平面的参考电平，从而将高等级LDO电源转换芯片输出电平抬高为所需电平，高等级LDO电源转换芯片输出电平通过两对磁珠隔离为DDR_VTT和DDR_VREF输出给下级电路。该发明方法应用于工业级以上高等级(军级、宇航级)DDR的VREF、VTT电源供配电设计，通过该发明方法，可以使用通用高等级LDO电源转换芯片完成基于高等级DDR的硬件电路设计，解决了因为缺少高等级专用DDR供电电源芯片从而无法完成高等级DDR的VREF、VTT供配电设计的问题。
-
公开(公告)号：CN111091050A
公开(公告)日：2020-05-01
申请号：CN201911077250.4
申请日：2019-11-06
Applicant: 北京空间机电研究所
Abstract: 一种遥感卫星瞬态点源目标在轨实时探测与识别方法，包括步骤：确定像素的背景评估值和像素的瞬态变化值；根据自适应门限和像素的瞬态变化值，判定像素是否存在疑似点源目标；若存在疑似点源目标则记录并下传并锁定背景评估值，若不存在则更新下一帧的背景评估值。本发明能够实现遥感卫星对瞬态点源目标的在轨实时探测与识别。相对于现有的技术，本发明可以减少硬件体积和功耗，探测率不低于95％，且具有灵活的在轨指令调整机制，对地面进行闪电特性分析需求提供了更灵活的应用空间。
-
公开(公告)号：CN107743183A
公开(公告)日：2018-02-27
申请号：CN201710851545.7
申请日：2017-09-20
Applicant: 北京空间机电研究所
Abstract: 本发明公开了一种高速视频电路多通道融合与数据混编传输系统及方法。其中，该系统包括：高速串行数据接收模块、数据混编合成模块和通道数据融合模块；其中，所述高速串行数据接收模块接收焦面电路发送的若干路串行数字信号进行串并转换得到若干路并行数字信号；所述数据混编合成模块接收若干路并行数字信号，并截取若干路并行数字信号的有效像元量化位数重新编码得到若干路混编后数字信号；所述通道数据融合模块接收若干路混编后数字信号，按照数传格式要求添加辅助数据并且排序后进行通道融合合成一路数字信号。本发明减少了数字传输中的误码，提高了图像信噪比和数据传输效率，并且减少了电路规模，提高了资源利用率。
-
公开(公告)号：CN104836989B
公开(公告)日：2017-11-07
申请号：CN201510205945.1
申请日：2015-04-27
Applicant: 北京空间机电研究所
IPC: H04N7/18
Abstract: 本发明提供一种高速多通道快视图像电路，包括：FPGA处理芯片,负责对数据接收和转发；数据收发部分,接收图像数据信号的高速收发器、将图像数据传输到FPGA中,同时也可以发送FPGA生成的数据；Camera Link数据发送部分,通过FPGA把数据转换成与Camera Link协议相匹配的低压差分信号(LVDS),传输到PC机；本发明实现高速多通道图像数据传输,提高了数据传输距离和精度,同时增加总线的数目减少信号的延时或偏移以及相互件的串扰,并且实现数据的高速传输。
-
Patent Agency Ranking
公开(公告)号：CN106569249A
公开(公告)日：2017-04-19
申请号：CN201610899891.8
申请日：2016-10-14
Applicant: 北京空间机电研究所
Inventor： 倪建军 , 董龙 , 龚志鹏 , 王建宇 , 荣鹏 , 于双江 , 李强 , 张磊 , 苏浩航 , 程甘霖 , 尹帅 , 黄竞 , 闫静纯 , 富帅 , 顾晨跃 , 郭宇琨 , 王鑫 , 周滕
IPC: G01T1/24
CPC classification number: G01T1/248
Abstract: 本发明公开了一种星载Si‑APD探测器反向偏压自动调节装置及方法，包含：FPGA、温度传感器、数字电位计、高压电源模块以及S1、S2……、Sn等多个Si‑APD探测器模块。每个Si‑APD探测器模块构成均完全一样，均由滑动变阻器Radj、电阻R1、电阻R2、电容C1、Si‑APD(硅雪崩二极管)探测器组成。正常工作前，在实验环境中会对每一个Si‑APD探测器的偏压范围进行测量确定，并求出反向偏压随温度变化的拟合曲线。根据拟合曲线计算滑动变阻器的分压系数及数字电位计随温度变化的反馈值。本发明解决了同类型探测器由于工艺、制造等因素带来的不同偏压需求所带来的问题，从而实现星载Si‑APD探测器反向偏压自动调节装置的轻量化与小型化。
-
公开(公告)号：CN107743183B
公开(公告)日：2020-05-12
申请号：CN201710851545.7
申请日：2017-09-20
Applicant: 北京空间机电研究所
Abstract: 本发明公开了一种高速视频电路多通道融合与数据混编传输系统及方法。其中，该系统包括：高速串行数据接收模块、数据混编合成模块和通道数据融合模块；其中，所述高速串行数据接收模块接收焦面电路发送的若干路串行数字信号进行串并转换得到若干路并行数字信号；所述数据混编合成模块接收若干路并行数字信号，并截取若干路并行数字信号的有效像元量化位数重新编码得到若干路混编后数字信号；所述通道数据融合模块接收若干路混编后数字信号，按照数传格式要求添加辅助数据并且排序后进行通道融合合成一路数字信号。本发明减少了数字传输中的误码，提高了图像信噪比和数据传输效率，并且减少了电路规模，提高了资源利用率。
-
公开(公告)号：CN106569249B
公开(公告)日：2019-04-30
申请号：CN201610899891.8
申请日：2016-10-14
Applicant: 北京空间机电研究所
Inventor： 倪建军 , 董龙 , 龚志鹏 , 王建宇 , 荣鹏 , 于双江 , 李强 , 张磊 , 苏浩航 , 程甘霖 , 尹帅 , 黄竞 , 闫静纯 , 富帅 , 顾晨跃 , 郭宇琨 , 王鑫 , 周滕
IPC: G01T1/24
Abstract: 本发明公开了一种星载Si‑APD探测器反向偏压自动调节装置及方法，包含：FPGA、温度传感器、数字电位计、高压电源模块以及S1、S2……、Sn等多个Si‑APD探测器模块。每个Si‑APD探测器模块构成均完全一样，均由滑动变阻器Radj、电阻R1、电阻R2、电容C1、Si‑APD(硅雪崩二极管)探测器组成。正常工作前，在实验环境中会对每一个Si‑APD探测器的偏压范围进行测量确定，并求出反向偏压随温度变化的拟合曲线。根据拟合曲线计算滑动变阻器的分压系数及数字电位计随温度变化的反馈值。本发明解决了同类型探测器由于工艺、制造等因素带来的不同偏压需求所带来的问题，从而实现星载Si‑APD探测器反向偏压自动调节装置的轻量化与小型化。
-
公开(公告)号：CN104076896B
公开(公告)日：2016-09-21
申请号：CN201410286180.4
申请日：2014-06-24
Applicant: 北京空间机电研究所
IPC: G06F1/26
Abstract: 一种高等级DDR供电电路，通过在高等级LDO电源转换芯片地管脚与电路板地平面间添加并联电阻，抬高高等级LDO电源转换芯片地管脚相对于电路板地平面的参考电平，从而将高等级LDO电源转换芯片输出电平抬高为所需电平，高等级LDO电源转换芯片输出电平通过两对磁珠隔离为DDR_VTT和DDR_VREF输出给下级电路。该发明方法应用于工业级以上高等级(军级、宇航级)DDR的VREF、VTT电源供配电设计，通过该发明方法，可以使用通用高等级LDO电源转换芯片完成基于高等级DDR的硬件电路设计，解决了因为缺少高等级专用DDR供电电源芯片从而无法完成高等级DDR的VREF、VTT供配电设计的问题。
-
公开(公告)号：CN104836573A
公开(公告)日：2015-08-12
申请号：CN201510218263.4
申请日：2015-04-30
Applicant: 北京空间机电研究所
Abstract: 一种超大面阵CMOS相机多路高速信号的同步时钟系统，包括工作晶振、参考晶振、T个压控晶振、可编程逻辑器件FPGA、T个带锁相环功能的时钟管理芯片、T个环路滤波器，T为正整数，每一个时钟管理芯片与一个参考晶振、压控晶振构、环路滤波器构成一个锁相环；对于每一个锁相环，根据输入的分频控制量，对压控晶振的输出频率进行分频，产生R+1路数据同步时钟。本发明系统采用一个参考晶振输出同源参考频率，这样可以输出T*R路相位一致的同步时钟，解决多路信号的时钟同步问题；同时，采用时钟管理芯片为FPGA提供工作时钟并用对应的时钟处理相应的图像数据，可以保证FPGA的输出时钟和数据相位的完全同步。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.02 seconds)
