栅极区域图形化的高电子迁移率晶体管器件及制作方法

    公开(公告)号:CN107578999A

    公开(公告)日:2018-01-12

    申请号:CN201710682026.2

    申请日:2017-08-10

    Abstract: 本发明公开了一种栅极区域图形化的高电子迁移率晶体管器件及其制作方法,该方法包括:准备GaN外延片;在GaN外延片的上表面上形成掩膜层;在掩膜层预设形成栅极的区域上开设多个掩膜层开孔;在GaN外延片上形成图形化栅极区域;去除掩膜层;在GaN外延片的上表面和图形化栅极区域内沉积栅介质层;制作源漏电极和栅电极。本发明的方法通过在GaN外延片上刻蚀纳米级的图形化栅极区域,实现器件增强型操作的同时,有效的保证了栅电极下方的2-DEG浓度,提高了增强型器件的导通电流,降低了导通电阻,可以很好的保证制成器件的稳定性和均匀性。其制作工艺均为Si CMOS工艺兼容,工艺复杂度低,可操作性强,为开发基于Si工艺兼容的增强型GaN HEMT量产方案提供了很好的借鉴。

    增强型氮化镓功率器件及其制备方法

    公开(公告)号:CN114038909B

    公开(公告)日:2024-05-17

    申请号:CN202111235786.1

    申请日:2021-10-22

    Inventor: 刘美华 金玉丰

    Abstract: 本发明公开了增强型氮化镓功率器件及其制备方法,该增强型氮化镓功率器件包括衬底、缓冲层、势垒层,势垒层包括设于缓冲层上相互隔离的第一子势垒层和第二子势垒层;第一源极、第一漏极和第一栅极,第二源极、第二漏极和第二栅极,从而形成高压耗尽型GaN HEMT和低压增强型GaN HEMT并级联形成cascode结构。以低压增强型GaN凹栅HEMT代替Si MOSFET,从而可以在器件上同时实现HV GaN MIS‑HEMT和LV GaN MIS‑FET,采用D‑mode高压GaN MIS‑HEMT保持漏端高压,E‑mode低压GaN FET驱动栅端,降低了寄生效应,提高了性能和稳定性。

    一种减薄碳化硅片的方法、装置及其应用

    公开(公告)号:CN109979808B

    公开(公告)日:2021-04-06

    申请号:CN201910194173.4

    申请日:2019-03-14

    Inventor: 林信南 刘美华

    Abstract: 本申请公开了一种减薄碳化硅片的方法、装置及其应用。本申请的方法包括,沉积步骤,在碳化硅片背面沉积金属层;热反应步骤,在惰性气氛下进行高温热处理;贴膜保护步骤,在碳化硅片正面粘贴保护膜;酸腐蚀步骤,采用酸性溶液对碳化硅片进行浸泡;水洗步骤,对碳化硅片进行水冲洗,干燥;机械磨削步骤,采用磨头对碳化硅片的背面进行磨削;去保护膜步骤,去除粘贴在碳化硅片正面的保护膜。本申请的方法,利用金属层中的金属在高温下与碳化硅中的硅发生互溶反应,改变碳化硅背面表层的物理化学性质,降低表层硬度,使其能正常使用硅圆片减薄设备进行减薄,不仅减薄效果良好,而且极大的降低了碳化硅片产品的生产成本。

    一种基于InGaN插入层实现GaN器件隔离的方法

    公开(公告)号:CN109192698B

    公开(公告)日:2020-12-01

    申请号:CN201810771532.3

    申请日:2018-07-13

    Abstract: 本发明公开了一种基于InGaN插入层实现GaN器件隔离的方法,该方法包括:准备GaN外延片,GaN外延片的GaN沟道层和AlGaN势垒层之间形成二维电子气,在GaN外延片的隔离区之间设置InGaN插入层,InGaN插入层设置在AlGaN层外,InGaN插入层与AlGaN势垒层的异质结中诱导出极化负电荷,极化负电荷耗尽二维电子气中的电子以实现不同器件区的隔离。本发明实现了器件的隔离,隔离区稳定性高,平坦化好。本方法避免传统GaN器件隔离工序中因离子注入造成的损伤和不稳定性,同时也避免了刻蚀带来的界面损伤和深槽,保证了器件的平坦化,是基于大尺寸平台量产GaN器件工艺中非常好的技术选择。

    一种增强型高电子迁移率晶体管及其制备方法

    公开(公告)号:CN108987474A

    公开(公告)日:2018-12-11

    申请号:CN201810572026.1

    申请日:2018-06-04

    Abstract: 一种增强型HEMT及其制备方法,该增强型HEMT包括GaN外延片、分别位于GaN外延片两端的源极和漏极及位于源极和漏极之间的栅极,该栅极包括多个凹型栅槽,该凹型栅槽表面直接沉积有栅极金属层形成肖特基栅极,或依次沉积栅介质层和栅极金属层形成MIS栅极,凹型栅槽的底部位于GaN外延片的势垒层内,其总长度等于预设栅长,保证了足够的栅极控制能力;各凹型栅槽的深度沿远离源电极的方向依次减小,使得沟道中电子耗尽程度依次减弱,保证了沟道中存在足够的电子,这样能够在实现增强型的基础上维持大电流的特性,从而减小了沟道的导通电阻,降低了器件的功耗。

    一种增强型高电子迁移率晶体管及其制备方法

    公开(公告)号:CN108987277A

    公开(公告)日:2018-12-11

    申请号:CN201810564945.4

    申请日:2018-06-04

    Abstract: 一种增强型HEMT及其制备方法,该方法包括:准备包含衬底、缓冲层、沟道层、势垒层和帽层结构的GaN外延片;在GaN外延片上刻蚀由第一层光罩定义的隔离区和栅极区,形成刻蚀深度深入沟道层的隔离窗口和栅极窗口;依次沉积栅介质层和栅极金属层,使栅介质层和栅极金属层覆盖GaN外延片表面及隔离窗口和栅极窗口的内壁;刻蚀由第二层光罩定义的欧姆接触区,使刻蚀停止在势垒层的表面、内部或底部,形成源极窗口和漏极窗口;沉积欧姆金属层;刻蚀掉由第三层光罩定义的电极区以外的欧姆金属层和栅极金属层,形成源极、漏极和栅极。由于隔离区和栅极区使用同一层光罩同时进行制备,减少了一层光罩的使用,从而有效降低了加工成本,更适合于进行批量生产。

    一种GaN MOS-HEMT器件及其制备方法

    公开(公告)号:CN107634009A

    公开(公告)日:2018-01-26

    申请号:CN201710682055.9

    申请日:2017-08-10

    Abstract: 本发明公开了一种GaN MOS-HEMT器件及其制备方法,该方法为:在GaN外延片上沉积氮化硅介质层,保护材料表面;刻蚀形成栅极窗口;在氮化硅介质层表面和栅极窗口内沉积多晶硅层;将多晶硅层氧化为SiO2栅介质层;刻蚀形成欧姆接触孔;淀积欧姆金属并形成源漏电极;淀积栅电极金属并形成栅电极;表面保护并打开电极(PAD)窗口。本发明的制备工艺和条件均与Si CMOS工艺兼容,其工艺简单,可操作性强,很好的协调了器件性能和工艺复杂度之间的矛盾,为GaN MOS-HEMT器件的量产提供了可能;本发明的栅介质层采用SiO2薄膜构成,其致密性良好,陷阱电荷少,既可降低GaN器件的栅极泄漏电流,又能使GaN器件具有较好的动态特性,可显著提升器件的性能和稳定性。

    一种改善MIS-HEMT耐压特性的工艺方法及MIS-HEMT

    公开(公告)号:CN107623031A

    公开(公告)日:2018-01-23

    申请号:CN201710650844.4

    申请日:2017-08-02

    Abstract: 一种改善MIS-HEMT耐压特性的工艺方法及MIS-HEMT,所述工艺方法包括以下步骤:对清洗完成的晶圆,沉积Si3N4介质层;制备栅极窗口;沉积栅介质层和栅极金属;制备源极窗口和漏极窗口;沉积欧姆接触金属,并定义出源极金属电极区域、漏极金属电极区域、和栅极金属电极区域;在器件表面制备场板隔离介质层;在场板隔离介质层表面制备场板;制备表面保护层,并对该保护层进行开孔,以打开源极金属电极区域、漏极金属电极区域、和栅极金属电极区域。本发明通过在栅极和漏极之间引入场板,改道沟道中电场分布,降低栅极和漏极之间的峰值电场,从而达到改善和提升MIS-HEMT耐压的目的。

    高电子迁移率晶体管的制造方法及高电子迁移率晶体管

    公开(公告)号:CN107623030A

    公开(公告)日:2018-01-23

    申请号:CN201710650735.2

    申请日:2017-08-02

    Abstract: 一种高电子迁移率晶体管的制造方法及高电子迁移率晶体管。所述制造方法包括:对清洗完成的晶圆,沉积Si3N4介质层;定义隔离区,在隔离区内填充SiO2;制备第一级栅极窗口;在晶圆表面沉积栅介质层后,再次在第一级栅极窗口内制备第二级栅极窗口;沉积栅极金属;制备源极窗口和漏极窗口;沉积欧姆接触金属,并定义出源极金属电极区域、漏极金属电极区域、和栅极金属电极区域,由此形成具有2层金属场板的帽形栅结构;制备表面保护层,并对该保护层进行开孔,以打开源极金属电极区域、漏极金属电极区域、和栅极金属电极区域。

Patent Agency Ranking