-
公开(公告)号:CN106415843A
公开(公告)日:2017-02-15
申请号:CN201480069430.7
申请日:2014-12-22
CPC classification number: H01L29/7397 , H01L29/0615 , H01L29/0619 , H01L29/0623 , H01L29/063 , H01L29/1095 , H01L29/1608 , H01L29/7802 , H01L29/7811 , H01L29/7813
Abstract: 本发明所要解决的问题是提高半导体装置2的外围区6的耐压。在半导体基板的表面上的位置处在外围区6中形成有resurf层32和保护环30。保护环30比resurf层32形成得更深,当保护环30较浅且resurf层32的杂质浓度低时,resurf层32的深部的电位分布变得不稳定,因此resurf层32不能充分地显现出提高耐压的效果。当保护环30深时,保护环30的杂质浓度高,resurf层32的深部处的电位分布由保护环调节,并且resurf层32充分地显现出提高耐压的效果。
-
公开(公告)号:CN109417087B
公开(公告)日:2021-07-23
申请号:CN201780041004.6
申请日:2017-06-29
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 使相邻的p型保护环(21)彼此的间隔全部达到p型深层(5)彼此的间隔以下。由此,p型保护环(21)的间隔增大、即沟槽(21a)变稀疏,由此能够抑制在使外延生长p型层(50)时在保护环部形成得较厚。因此,如果在回蚀时将单元部的p型层(50)去除,则能够在保护环部不留残渣地去除p型层(50)。因此,在对p型层(50)进行回蚀来形成p型深层(5)或p型保护环(21)及p型连接层(30)时,能够抑制p型层(50)的残渣残留在保护环部。
-
公开(公告)号:CN109417090A
公开(公告)日:2019-03-01
申请号:CN201780041600.4
申请日:2017-06-29
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 在p型连接层(30)的前端连结p型扩张区域(40)。通过形成这样的p型扩张区域(40),能够消除在p型连接层(30)与p型保护环(21)之间间隔变大的区域。因此,在台面部中,能够抑制等电位线过度隆起,能够确保耐压。
-
公开(公告)号:CN110192266B
公开(公告)日:2023-11-14
申请号:CN201780082719.6
申请日:2017-12-25
IPC: H01L21/205 , C23C16/42 , C30B25/16 , C30B29/36 , H01L21/20
Abstract: 一种SiC外延晶片,具有主面相对于(0001)面具有0.4°~5°的偏离角的SiC单晶基板、和设置于所述SiC单晶基板上的外延层,所述外延层,从所述SiC单晶基板绵延到其外表面的基底面位错密度为0.1个/cm2以下,内在3C三角缺陷密度为0.1个/cm2以下。
-
-
-
公开(公告)号:CN110226233B
公开(公告)日:2022-09-16
申请号:CN201880006962.4
申请日:2018-01-17
Applicant: 株式会社电装
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 使得从相对于半导体衬底的表面的法线方向观察时小平面(F)不与沟槽栅构造的前端重叠。由此,用来形成沟槽栅构造的沟槽(6)的底面的深度变得均匀,能够以在底面没有凹凸的状态形成栅极绝缘膜(7),所以能够使栅极绝缘膜(7)的膜厚成为一定。因而,能够将p型深层(5)及p型深层(30)形成到较深的位置,并且能够得到栅极绝缘膜(7)的耐压。
-
公开(公告)号:CN110637109A
公开(公告)日:2019-12-31
申请号:CN201880032744.8
申请日:2018-04-19
Applicant: 昭和电工株式会社 , 一般财团法人电力中央研究所 , 株式会社电装
IPC: C30B29/36 , C30B25/20 , H01L21/20 , H01L21/205 , C23C16/42
Abstract: 本实施方式的SiC外延晶片的制造方法具有外延生长工序,所述外延生长工序中,向所述SiC单晶基板的表面供给Si系原料气体、C系原料气体和具有Cl元素的气体,在所述SiC单晶基板上生长所述外延层,所述外延生长工序的生长条件中,成膜压力为30托以下,Cl/Si比为8~12,C/Si比为0.8~1.2,生长速度从生长初期起为50μm/小时以上。
-
公开(公告)号:CN117276345A
公开(公告)日:2023-12-22
申请号:CN202311330705.5
申请日:2020-02-13
Applicant: 株式会社电装
IPC: H01L29/78 , H01L29/16 , H01L29/08 , H01L29/423 , H01L29/10 , H01L21/02 , H01L29/66 , H01L21/66 , H01L21/04 , H01L29/739 , H01L29/06 , H01L29/12 , H01L21/28
Abstract: 本发明提供碳化硅半导体装置的制造方法。包括以下工序:使作为测定对象层的n型的碳化硅层外延生长;在使上述碳化硅层外延生长后,使上述碳化硅层的表面电子稳定化;以及在上述表面电子的稳定化后,在涂布电荷而使上述碳化硅层的表面带电后,通过测定上述碳化硅层的表面电位而测定该碳化硅层的n型杂质浓度。
-
公开(公告)号:CN110637109B
公开(公告)日:2021-09-07
申请号:CN201880032744.8
申请日:2018-04-19
Applicant: 昭和电工株式会社 , 一般财团法人电力中央研究所 , 株式会社电装
IPC: H01L21/20 , C30B29/36 , C30B25/20 , H01L21/205 , C23C16/42
Abstract: 本实施方式的SiC外延晶片的制造方法具有外延生长工序,所述外延生长工序中,向所述SiC单晶基板的表面供给Si系原料气体、C系原料气体和具有Cl元素的气体,在所述SiC单晶基板上生长所述外延层,所述外延生长工序的生长条件中,成膜压力为30托以下,Cl/Si比为8~12,C/Si比为0.8~1.2,生长速度从生长初期起为50μm/小时以上。
-
-
-
-
-
-
-
-
-