-
公开(公告)号：CN111599759B
公开(公告)日：2023-04-07
申请号：CN202010495562.3
申请日：2020-06-03
Applicant: 中国科学院微电子研究所
IPC: H01L21/8234 , H01L27/088 , H01L29/78
Abstract: 本申请实施例提供了一种半导体器件及其制造方法，在衬底上形成第一掺杂材料层、沟道层和第二掺杂材料层的堆叠层，对堆叠层进行刻蚀得到第一隔离沟槽和第二隔离沟槽，在第一隔离沟槽中形成绝缘层，之后可以通过第二隔离沟槽从侧向对沟道层进行刻蚀，保留绝缘层侧壁上的沟道层，以形成第一掺杂材料层和第二掺杂材料层之间的间隙，在间隙中形成栅介质层和栅极。这样，源极和漏极为平行于衬底表面的水平膜层，绝缘层侧壁上保留的沟道层作为源极和漏极之间的竖直方向上的沟道，无需高成本高精度的刻蚀，因此能够利用较低的成本和简易的工艺得到小尺寸高性能的器件。此外，第一隔离沟槽可以对堆叠层进行进一步分隔，从而提高器件的集成度。
-
公开(公告)号：CN115763256A
公开(公告)日：2023-03-07
申请号：CN202211462898.5
申请日：2022-11-21
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L29/78
Abstract: 本发明提供了一种半导体结构的制备方法及半导体结构，该半导体结构的制备方法通过在第二硅衬底上依次生长SiGe弛豫缓冲层和完全弛豫的SiGe应变弛豫层之后，将第二硅衬底上的SiGe应变弛豫层键合在第一硅衬底上的电介质层上，之后再去除第一硅衬底和SiGe弛豫缓冲层，并减薄SiGe应变弛豫层，最后在减薄后的SiGe应变弛豫层上外延生长拉应变硅层，实现高迁移率的拉应变硅层SOI结构，同时制造出高迁移率、少杂质沾污、低杂质沾污、高质量叠层结构以及沟道结构的全新纳米片基片平台。便于后续根据应用场景在拉应变硅层中制备诸如但不限于拉应变硅沟道等结构，为FD/GAAOI器件提供优良衬底。
-
公开(公告)号：CN111128676B
公开(公告)日：2023-02-03
申请号：CN201911271622.7
申请日：2019-12-12
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及半导体技术领域，公开了一种纳米线的制作方法，包括以下步骤：沿第一方向，在衬底上形成若干沟槽；在每一沟槽中选择性外延生长异质薄膜；淀积介质层，以覆盖异质薄膜；对异质薄膜进行氧化循环退火处理，形成高质量的高迁移率薄膜；在衬底上形成若干纳米线。本发明还提供了利用上述方法制作的纳米线。采用本发明的技术方案能够降低异质薄膜缺陷的生成，并制作具有高迁移率的纳米线。
-
公开(公告)号：CN110854017B
公开(公告)日：2022-07-12
申请号：CN201911157635.1
申请日：2019-11-22
Applicant: 中国科学院微电子研究所
IPC: H01L21/18 , H01L21/683 , H01L27/146 , H01L21/60
Abstract: 本发明提供一种锗基探测器的集成方法，包括以下步骤：提供第一衬底，在第一衬底上形成氮化硅波导结构；提供第二衬底，在第二衬底上外延锗以形成锗薄膜层，在锗薄膜层上继续外延锗以形成锗基外延层，并化学机械抛光；在锗基外延层上沉积高k金属氧化物以形成高k金属氧化物层；将第二衬底的高k金属氧化物层与第一衬底键合；减薄第二衬底至第一厚度，腐蚀掉第一厚度的第二衬底；化学机械抛光以去除锗薄膜层；在锗基外延层上制备形成锗基探测器。本发明因为去除了低质量的锗薄膜层，因此提高了后续形成的光电器件的性能。
-
公开(公告)号：CN113035941A
公开(公告)日：2021-06-25
申请号：CN202110217788.1
申请日：2021-02-26
Applicant: 中国科学院微电子研究所
IPC: H01L29/10 , H01L29/06 , H01L29/167 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种GAAFET器件的沟道结构及其制备方法，属于半导体工艺技术领域，能够提供集成度更高、栅控更好的器件。本发明的沟道结构包括硅衬底、沟道层以及多层硅层和多层支撑层，多层硅层依次层叠在硅衬底上，支撑层设于硅衬底与硅层之间和相邻两层硅层之间，沟道层设于硅层的表面，PMOS器件沟道层为单晶SiGeSn层，此时低组分的Sn有利于空穴迁移率的提高，NMOS器件沟道层是在释放后的Si纳米片上面依次性外延的SiGe/Si，Ge的浓度小于或等于0.3，此时Si为应变硅，有利于电子迁移率的提升。本发明的制备方法包括如下步骤：提供一硅衬底；在硅衬底上形成硅层和支撑层；在硅层的表面形成沟道层。本发明的沟道结构及其制备方法可用于GAAFET器件。
-
Patent Agency Ranking
公开(公告)号：CN112018029A
公开(公告)日：2020-12-01
申请号：CN202010761484.7
申请日：2020-07-31
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768
Abstract: 本发明涉及一种半导体制造方法，包括如下步骤：在半导体基板上形成金属层；刻蚀所述金属层配线结构的侧壁周围的第一电介质，在所述配线结构的侧壁周围形成隔离槽；在所述隔离槽中沉积第二电介质，使填充的第二电介质覆盖所述金属层；平坦化所述第二电介质，使金属层上部露出；在所述金属层和第二电介质上沉积防蚀层。通过刻蚀金属层配线结构的侧壁周围的第一电介质，形成隔离槽，再在所述隔离槽中沉积第二电介质，使填充的电介质覆盖所述金属层，能够将因为等离子处理工艺导致的介电常数变化最小化，从而改善半导体元件的性能。
-
公开(公告)号：CN111599759A
公开(公告)日：2020-08-28
申请号：CN202010495562.3
申请日：2020-06-03
Applicant: 中国科学院微电子研究所
IPC: H01L21/8234 , H01L27/088 , H01L29/78
Abstract: 本申请实施例提供了一种半导体器件及其制造方法，在衬底上形成第一掺杂材料层、沟道层和第二掺杂材料层的堆叠层，对堆叠层进行刻蚀得到第一隔离沟槽和第二隔离沟槽，在第一隔离沟槽中形成绝缘层，之后可以通过第二隔离沟槽从侧向对沟道层进行刻蚀，保留绝缘层侧壁上的沟道层，以形成第一掺杂材料层和第二掺杂材料层之间的间隙，在间隙中形成栅介质层和栅极。这样，源极和漏极为平行于衬底表面的水平膜层，绝缘层侧壁上保留的沟道层作为源极和漏极之间的竖直方向上的沟道，无需高成本高精度的刻蚀，因此能够利用较低的成本和简易的工艺得到小尺寸高性能的器件。此外，第一隔离沟槽可以对堆叠层进行进一步分隔，从而提高器件的集成度。
-
公开(公告)号：CN111564440A
公开(公告)日：2020-08-21
申请号：CN202010276305.0
申请日：2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本申请涉及半导体技术领域，具体涉及一种半导体结构的制备方法，包括以下步骤：提供半导体衬底，所述半导体衬底上形成有半导体部件；在所述半导体衬底上提供形成接触部或电极的表面；在所述表面上形成接触部或电极；其中，所述接触部或电极由InGaZnO形成。与多晶硅相比，InGaZnO具有更低的电阻率和更高的迁移率。一方面本实施例通过工艺温度低温化形成晶体管内的接触部，可以防止DRAM单元中晶体管的掺杂物扩散和失活，改善短道效应，另一方面本实施例通过工艺温度低温化形成电容器的上电极，减少在电容器的介电层上施加热压，从而可以改善漏电流的问题。
-
公开(公告)号：CN111564422A
公开(公告)日：2020-08-21
申请号：CN202010269628.7
申请日：2020-04-08
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/48 , H01L23/498 , H01L21/48
Abstract: 本公开提供了半导体结构及其制造方法、半导体器件、芯片，半导体结构，包括：半导体基底，位于半导体基底之上的介质层，嵌入于介质层当中的至少两个凹槽，凹槽中至少有两个具有不同的深度，以及凹槽中的金属层；半导体器件，包括上述的半导体结构；芯片，包括上述的半导体器件；制造方法包括如下步骤；提供半导体基底以及上面的层间介质层；刻蚀层间介质层，以形成两个以上凹槽，凹槽中至少有两个具有不同的深度；在凹槽中填充金属层。本公开能够解决现有半导体结构无法满足细微尺寸的电路结构图形设计问题，提高半导体器件的可靠性。
-
公开(公告)号：CN113013233B
公开(公告)日：2024-09-10
申请号：CN202110216899.0
申请日：2021-02-26
Applicant: 中国科学院微电子研究所
IPC: H01L29/10 , H01L29/06 , H01L29/24 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种叠层环栅的沟道结构及其制备方法，属于半导体工艺技术领域，能够提供集成度更高、栅控更好的器件。本发明的沟道结构包括硅衬底、沟道层以及多层硅层和多层支撑层，多层硅层依次层叠在硅衬底上，支撑层设于硅衬底与硅层之间和相邻两层硅层之间，沟道层设于硅层的表面，沟道层为WS2层。本发明的制备方法包括如下步骤：提供一硅衬底；在硅衬底上形成硅层和支撑层；在硅层的表面形成沟道层。本发明的沟道结构及其制备方法可用于GAAFET器件。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.031 seconds)
