-
公开(公告)号：CN107147286A
公开(公告)日：2017-09-08
申请号：CN201710532828.5
申请日：2017-07-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02M3/156 , G01R19/175
CPC classification number: H02M3/156 , G01R19/175 , H02M2001/0009
Abstract: 本发明提供一种开关电源电感的电流过零检测方法、电路及控制方法，包括：基于第一及第二电流采样模块分别获取充磁电压的采样电流及退磁电压的采样电流；基于第一检测电压产生模块产生与充磁电压和占空比导通时间之积成正比的第一检测电压；基于第二检测电压产生模块产生与充磁电压和占空比导通时间之积成正比的第一电压及与退磁电压和占空比截止时间之积成正比的第二电压；基于死区脉冲产生电路检测电流过零点及死区。本发明通过伏秒平衡原理间接取样电感电流过零信号，避免了对小信号的处理，形成控制电路，解决了电流倒灌问题；同时省去系统上的取样电阻；既提高系统的效率，又简化了电源系统的系统方案，提高产品的竞争力。
-
公开(公告)号：CN106205684A
公开(公告)日：2016-12-07
申请号：CN201610486617.8
申请日：2016-06-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
CPC classification number: G11C13/004 , G11C2013/0042
Abstract: 本发明提供一种相变存储器读出电路及读出方法，包括：读参考电压生成电路，产生一个可以快速区分读晶态电阻电流和读非晶态电阻电流的读参考电流，并将电流信号转化为电压信号；以及，将读参考电压还原为读参考电流后与相变存储单元中读出的电流相比较的灵敏放大器。本发明同时获取读电流及读参考电流，读参考电流的瞬态值处于读晶态电阻电流和读非晶态电阻电流之间。本发明在读参考电流中引入对位线寄生参数和读传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，消除了伪读取现象，减小了读出时间；且信号传递速度快、适用范围广、寄生参数匹配方法简单。
-
公开(公告)号：CN119760329A
公开(公告)日：2025-04-04
申请号：CN202411820068.4
申请日：2024-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种优化相变存储器电导漂移的补偿方法，包括：根据相变存储器的电导漂移模型，用实际的相变存储器件的电导漂移数据进行拟合，得到器件电导漂移系数；将所述器件电导漂移系数代入所述电导漂移模型，得到相变存储器的电导漂移曲线和平均电导值；将相变存储器的电导测量值减去根据所述电导漂移曲线得到的相变存储器的电导，得到电导随机噪声；将所述电导随机噪声加上所述平均电导值，得到相变存储器件的补偿后的电导值。本发明能有效补偿相变存储器的电导漂移。
-
公开(公告)号：CN116568045A
公开(公告)日：2023-08-08
申请号：CN202310454090.0
申请日：2023-04-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种三维双向自选通存储器件及其制备方法。该存储器件包括：基板、条状第一堆叠结构、条状第二堆叠结构、环形双向选通单元层、电绝缘层和柱状电极；所述条状第一堆叠结构包括交替叠置的第一绝缘层和第一平面电极层，所述条状第二堆叠结构包括交替叠置的第二绝缘层和第二平面电极层，所述环形双向选通单元层位于所述条状第一堆叠结构与所述条状第二堆叠结构之间；所述电绝缘层填充于所述条状第一堆叠结构、所述条状第二堆叠结构以及所述环形双向选通单元层之间；所述柱状电极位于所述环形双向选通单元层内侧。本发明相比于传统垂直型的三维存储器结构，条状平面电极与柱状电极相交，存储密度翻倍，制造成本低。
-
公开(公告)号：CN110794673B
公开(公告)日：2021-06-22
申请号：CN201910986671.2
申请日：2019-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05B13/04
Abstract: 本申请实施例所公开的一种应用于神经元的全数字仿生电路及系统，其中，电路包括神经元输入模块、时钟选择模块、计数模块、置零延时模块和神经元输出模块，计数模块具有脉冲信号输入端、时钟信号输入端、清零端和计数信号输出端，神经元输入模块与脉冲信号输入端连接，时钟选择模块与时钟信号输入端连接，置零延时模块与清零端连接，神经元输出模块与计数信号输出端连接。基于本申请实施例，能够在神经网络中动态地进行神经元信号的向上或者向下计数，并且通过置零延时模块能够对置零信号和计数信号进行展宽，模拟神经元的不应期，使得计数模块中的数据清零。该仿生电路采用全数字设计，不仅能够简化电路的复杂程度，而且能够减少电路的功耗，便于实现大规模电路集成。
-
Patent Agency Ranking
公开(公告)号：CN112967740A
公开(公告)日：2021-06-15
申请号：CN202110142149.3
申请日：2021-02-02
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种非易失存储器超高速读出电路，包括存储单元阵列、读参考阵列和灵敏放大器，其中，所述灵敏放大器为锁存型灵敏放大器，包括：第一传输门，用于控制是否接收所述存储单元阵列被选中的存储单元读出的电信号；第二传输门，用于控制是否接收所述读参考阵列产生的读参考电信号；锁存模块，包括两个输入端，一个输入端与所述第一传输门相连，另一个输入端与所述第二传输门相连，用于在比较阶段比较两个输入端的电信号的差异并对两个输入端的电信号进行放大；所述第一传输门和第二传输门均设置有预充电模块，所述预充电模块用于在预充电阶段使得所述第一传输门和第二传输门的电信号维持在预设范围内。本发明能够缩短读取时间。
-
公开(公告)号：CN110619907B
公开(公告)日：2021-06-04
申请号：CN201910806010.7
申请日：2019-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请实施例涉及神经网络领域。采用本发明提供的突触电路，包括：第一存储器、第二存储器和开关组件；开关组件包括第一开关管、第二开关管和第三开关管；第一开关管的第一端与第一存储器的第一端连接，第一开关管的控制端与第一位线接口连接；第二开关管的第一端与第二存储器的第一端连接，第二开关管的控制端与第二位线接口连接；第一存储器的第二端与第二存储器的第一端连接；第三开关管的第一端与第二存储器的第二端连接，第三开关管的第二端与字线接口连接，第三开关管的第三端接地。基于本申请实施例，通过第一开关管和第二开关管分别控制串联的第一存储器和第二存储器，在数据存储时可以减少存储器间的交叉干扰。
-
公开(公告)号：CN112582371A
公开(公告)日：2021-03-30
申请号：CN202011465265.0
申请日：2020-12-14
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种三维智能微系统芯片，主要包括第一芯片、第二芯片和第三芯片；其中，第一芯片包括传感层。针对传统传感器(如MEMS)难以与CMOS集成的痛点，本发明将传感器、处理器、存储器通过晶圆级的集成封装可实现更高的集成密度，更好的鲁棒性，降低电气连接中的寄生电容，降低测试成本，是大阵列传感器实现的前提，数据在内部传输也降低了数据被窃取的风险；同时保持了多芯片方案更好的材料兼容性和更快的产品开发周期的优点。
-
公开(公告)号：CN106898371B
公开(公告)日：2020-08-28
申请号：CN201710102254.8
申请日：2017-02-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种三维存储器读出电路及其字线与位线电压配置方法，包括：在对三维存储单元阵列进行读操作时，通过配置模块将所述三维存储单元阵列中的所有位线置为读不选择位线电压，将所述三维存储单元阵列中的所有字线置为读不选择字线电压；待脉冲信号到来后，将要读取的存储单元所在的位线置为读取电压Vread，将要读取的存储单元所在的字线置为0V；其中，所述读不选择位线电压介于Vread/2与Vread之间；所述读不选择字线电压介于Vread/2与Vread之间。本发明降低了位线上半选通单元两端的电压，三维存储器芯片在读操作时功耗变低、速度变快、无全阵列漏电、选中字线上未被选中的存储单元保持半选通。
-
公开(公告)号：CN105931665B
公开(公告)日：2020-06-09
申请号：CN201610242426.7
申请日：2016-04-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种相变存储器读出电路及方法，包括存储数据的目标相变存储单元阵列；非晶态参考相变存储单元列；晶态参考相变存储单元列；以及灵敏放大器。初始阶段，将非晶态参考相变存储单元置为非晶态，将晶态参考相变存储单元列置为晶态；选中一个目标相变存储单元、一个非晶态相变存储单元以及一个晶态相变存储单元，其信号输出至灵敏放大器；灵敏放大器以非晶态相变存储单元和晶态相变存储单元的读电流为基准产生参考电流，将目标相变存储单元的读电流和参考电流进行比较，以产生目标相变存储单元的读出电压信号。本发明的相变存储器读出电路及方法具有读取时间短，对工艺变化适应性强和误读取少等优点，有效改善了相变存储器读出电路的性能。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.051 seconds)
