-
公开(公告)号：CN111739963B
公开(公告)日：2022-07-22
申请号：CN202010525007.0
申请日：2020-06-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/0352 , H01L31/09 , H01L31/18
Abstract: 本发明涉及一种硅基宽光谱光电探测器的制备方法，包括：将n型掺杂硅衬底清洗；在所述n型掺杂硅衬底底侧进行掺杂，形成N+区域；在所述N+区域底侧沉积金属接触材料，然后经过退火使所述金属接触材料与对应区域的所述顶层硅反应形成金属硅化物；在所述n型掺杂硅衬底顶侧进行钝化，形成钝化层；在所述钝化层表面形成n型/p型双层量子点；在所述量子点表面形成图形化透明电极。该方法制备得到的探测器从可见光到红外光均有高探测效率，并且可以与Si基CMOS集成电路相兼容，而且不会对衬底造成污染。
-
公开(公告)号：CN113257909A
公开(公告)日：2021-08-13
申请号：CN202110451631.5
申请日：2021-04-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/778 , H01L27/12 , H01L21/335
Abstract: 本发明涉及一种用于SOI基GaN晶圆及其制备方法，所述GaN晶圆由下到上依次包括：SOI衬底、AlN成核层、AlxGayN超晶格、碳掺杂氮化镓C:GaN缓冲层、GaN沟道层、AlGaN/AlN异质结、GaN盖帽层。采用优化的SOI定制参数和C:GaN/AlGaN/AlN异质结技术，利用异质结的晶格失配去匹配GaN与SOI间的热失配，避免了SOI基GaN晶圆在高温生长和降温过程中曲翘过大，甚至引发裂纹等问题，有助于GaN功率电子实现单芯片集成。
-
公开(公告)号：CN111739963A
公开(公告)日：2020-10-02
申请号：CN202010525007.0
申请日：2020-06-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/0352 , H01L31/09 , H01L31/18
Abstract: 本发明涉及一种硅基宽光谱光电探测器的制备方法，包括：将n型掺杂硅衬底清洗；在所述n型掺杂硅衬底底侧进行掺杂，形成N+区域；在所述N+区域底侧沉积金属接触材料，然后经过退火使所述金属接触材料与对应区域的所述顶层硅反应形成金属硅化物；在所述n型掺杂硅衬底顶侧进行钝化，形成钝化层；在所述钝化层表面形成n型/p型双层量子点；在所述量子点表面形成图形化透明电极。该方法制备得到的探测器从可见光到红外光均有高探测效率，并且可以与Si基CMOS集成电路相兼容，而且不会对衬底造成污染。
-
公开(公告)号：CN107564964A
公开(公告)日：2018-01-09
申请号：CN201710711410.0
申请日：2017-08-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明提供一种沟槽型MOSFET功率器件及其制作方法，所述制作方法包括：1）提供一衬底，于所述衬底的表面形成外延层；2）于所述外延层中刻蚀出环形沟槽；3）于所述环形沟槽内侧形成环形阱区，于所述环形阱区中形成源区和重掺杂区；4）依次形成栅介质层和栅极；5）形成钝化层；6）形成环形窗口，于所述环形窗口内形成源极欧姆接触层，于所述衬底底部表面形成漏极欧姆接触层；7）刻蚀出栅极窗口；8）分别制作栅极电极、源极电极和漏极电极。本发明通过把最高电场拉入器件体内，解决现有技术中因为电场强度太大导致器件被过早击穿的问题，从而提高器件可靠性，保证电路及设备安全，同时能帮助提高电能利用率以及实现电子电力装置的小型化。
-
-
Patent Agency Ranking
公开(公告)号：CN118335807A
公开(公告)日：2024-07-12
申请号：CN202410348551.0
申请日：2024-03-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/872 , H01L29/06 , H01L29/267 , H01L21/329
Abstract: 本发明涉及一种基于氧化镍的异质结终端结构及制备方法，所述终端结构沿外延生长方向包括：欧姆接触阴极(101)、N+衬底(102)、N‑漂移层(103)、肖特基接触阳极(106)和钝化层(107)；N‑漂移层(103)顶部、肖特基接触阳极(106)边缘下方设置有P型掺杂主结(1051)，N‑漂移层(103)顶部、钝化层(107)下方设置有P型掺杂场限环(1052)，N‑漂移层(103)顶部、器件边缘设置有N+场终止环(104)。本发明采用的NiO材料内部自发产生的Ni空位或间隙氧原子，可以容易地获得较高的P型掺杂浓度，很好地解决了一些天然N型掺杂的宽禁带半导体材料P型掺杂难度大、工艺不成熟的问题。
-
公开(公告)号：CN118116796A
公开(公告)日：2024-05-31
申请号：CN202211534688.2
申请日：2022-11-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/04 , H01L21/336
Abstract: 本发明提供一种碳化硅MOSFET器件的制备方法，提供一中间结构，所述中间结构包括碳化硅衬底及位于所述碳化硅衬底上表面的外延层；采用等离子体氮化处理工艺钝化所述外延层的上表面形成钝化层；采用低温沉积工艺于所述钝化层的上表面形成氧化层，并采用等离子体氧化处理工艺处理所述氧化层；采用低温氧气退火工艺对所述氧化层进行氧气退火，并采用高温氮气退火工艺对所述氧化层进行氮气退火。本发明提供的碳化硅MOSFET器件的制备方法能够减少碳化硅外延层与氧化层相结合的介质界面处存在的界面态陷阱及近界面态陷阱。
-
公开(公告)号：CN116754915A
公开(公告)日：2023-09-15
申请号：CN202310702533.3
申请日：2023-06-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R31/26
Abstract: 本发明涉及一种半导体开关器件工作结温监测系统、监测方法及过温保护方法。所述监测系统包括控制单元、驱动单元、电压检测单元和模数转换单元；其中，驱动单元与半导体开关器件的栅极连接；电压检测单元的第一采集端口、第二采集端口分别与半导体开关器件的栅极、源极连接，用来获取栅极电压并输出给模数转换单元；模数转换单元用来将所述栅极电压转化为数字信号，生成栅极电压数据输出给控制单元；控制单元对电压数据进行分析得到关断米勒平台电压，进一步分析得到半导体开关器件的结温。本发明能够快速准确的监测半导体开关器件工作结温，并为该开关器件提供过温保护，能够有效防止器件烧毁，保证器件所在电路系统安全稳定的工作。
-
公开(公告)号：CN116344342A
公开(公告)日：2023-06-27
申请号：CN202310196607.0
申请日：2023-03-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/778
Abstract: 本发明涉及一种提高p‑GaN HEMT电流能力及工艺稳定性的方法。该方法包括：(1)在Si衬底上GaN材料外延，自上而下分别生长AlN成核层、AlGaN缓冲层、GaN沟道层、AlGaN势垒层；(2)在AlGaN势垒层表面生长二维材料层；(3)在二维材料层表面生长p‑GaN层；(4)P‑GaN栅极制备；(5)源漏姆接触制备；(6)金属互连及电极制作。该方法制备的pGaN HEMT器件中AlGaN势垒层中不含表层Mg离子，二维电子气密度与理论上更接近，具有器件电阻小、电流能力大的优点，同时消除了因栅极下方Mg离子扩散深度和浓度不可控性引起的阈值电压不稳定性，使得片间阈值电压不均一性降低。
-
公开(公告)号：CN111739801B
公开(公告)日：2021-08-10
申请号：CN202010574731.2
申请日：2020-06-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/778 , H01L29/10 , H01L29/06
Abstract: 本发明涉及一种SOI基p‑GaN增强型GaN功率开关器件的制备方法，包括：栅介质生长；栅金属生长；刻蚀以制作栅电极；生长第一层钝化层；源漏区欧姆接触；离子注入；生长第二层钝化层；打开源漏窗口；第一深槽刻蚀，第二深槽刻蚀。该方法中p‑GaN带来的器件可控性、稳定性优势和SOI带来的器件单片隔离优势有助于实现GaN单片集成半桥电路，大大减少了寄生电感和die的面积，推动了功率开关器件的集成化和小型化。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.032 seconds)
