公开(公告)号：CN112837731B

公开(公告)日：2024-08-06

申请号：CN202011636261.4

申请日：2020-12-31

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海华力微电子有限公司

Inventor： 陈静 ,  赵瑞勇 ,  谢甜甜 ,  王青 ,  吕迎欢

IPC: G11C11/412 ,  G11C11/417 ,  H10B10/00

Abstract: 本发明提供了一种存算复用的静态存储单元，输入信号配置可以选自于存储器配置和比较器配置中的任意一种。通过复用一部分晶体管，通过更小的电路面积做到了比较器和存储器的存算复用，提高了存算一体系统的数据处理能力。

公开(公告)号：CN113642706A

公开(公告)日：2021-11-12

申请号：CN202110913994.6

申请日：2021-08-10

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  赵瑞勇 ,  谢甜甜 ,  王青 ,  吕迎欢

IPC: G06N3/04 ,  G06N3/063

Abstract: 本发明提供了一种神经元网络单元，包括静态随机存储单元、正向读出隔离支路、以及反向读出隔离支路；所述静态随机存储单元包括电学串联的第一传输晶体管和第二传输晶体管，以及并联在第一和第二传输晶体管之间的两个对置互锁的第一和第二反相器，所述正向读出隔离支路连接至第一传输晶体管与两个对置互锁的反相器之间，用于根据静态随机存储单元存储的控制信号，将一外部输入的数字电压转化为模拟电流输出；所述反向读出隔离支路连接至第二传输晶体管与两个对置互锁的反相器之间，用于根据静态随机存储单元存储的控制信号，将一外部输入的数字电压转化为模拟电流输出。

公开(公告)号：CN118412024A

公开(公告)日：2024-07-30

申请号：CN202410669774.7

申请日：2024-05-27

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海华力集成电路制造有限公司

Inventor： 陈静 ,  肖寒 ,  赵瑞勇 ,  刘玉兰 ,  刘源祯 ,  陈昊瑜 ,  邵华 ,  周利民

IPC: G11C11/412 ,  G11C11/419 ,  G11C7/18 ,  G11C7/12 ,  G11C7/10 ,  G11C5/06

Abstract: 本发明公开了一种存算一体单元结构，包括：SRAM存储单元和多布尔逻辑运算单元。多布尔逻辑运算单元包括：第一和第二放电路径；第一放电路径包括串联在第一输入端和第一位线之间的第一PMOS管和第一传输管，第一PMOS管的栅极连接第一存储节点。第二放电路径，包括串联在第二输入端和第二位线之间的第二PMOS管和第二传输管，第二PMOS管的栅极连接第二存储节点。第一和第二控制信号分别使第一和第二传输管截止时，存算一体单元结构处于存储器配置状态；反之处于多布尔逻辑运算器配置状态。在多布尔逻辑运算器配置状态下，第一位线输出第一输入信号和第一存储信号的或信号；第二位线输出与非信号。本发明能实现多布尔逻辑运算，能降低电路面积，能提高感测效率。

公开(公告)号：CN112836812B

公开(公告)日：2024-07-05

申请号：CN202011638469.X

申请日：2020-12-31

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海华力微电子有限公司

Inventor： 王青 ,  陈静 ,  吕迎欢 ,  谢甜甜 ,  赵瑞勇

IPC: G06F17/40 ,  G06N3/063 ,  H01L29/788

Abstract: 本发明提供了一种基于浮栅晶体管的神经元网络，包括多节点输入单元：所述多节点输入单元包括一多输入端浮栅晶体管，多输入端浮栅晶体管的多个栅极输入端分别连接外部的多个仿生传感器输入信号，源极接地，漏极作为所述神经元网络的输出端。本发明给出了一种全新的电子传入神经元实现架构。该架构面向硬件神经形态神经网络的应用，实现了模拟信号到神经元信号的转换，具有结构简单、功能多、功耗低等优点，更加适应于神经元网络。

公开(公告)号：CN118282387A

公开(公告)日：2024-07-02

申请号：CN202410246797.7

申请日：2024-03-05

Applicant: 中国科学院上海微系统与信息技术研究所 ,  张江国家实验室

Inventor： 陈静 ,  刘玉兰 ,  赵瑞勇 ,  肖寒 ,  刘源祯

IPC: H03K19/20 ,  H03K19/094 ,  H03K19/00

Abstract: 本申请提供了一种低功耗动态CMOS逻辑门电路，包括：预处理单元，预处理单元连接至一外部时钟信号，并用于对低功耗动态CMOS逻辑门电路进行预充电或预放电；第一输入单元，第一输入单元的第一端作为低功耗动态CMOS逻辑门电路的第一输入端，第一输入单元的第二端连接至预处理单元；第二输入单元，第二输入单元的第一端作为低功耗动态CMOS逻辑门电路的第二输入端，第二输入单元的第二端连接至第一输入单元的第一端并作为低功耗动态CMOS逻辑门电路的输出端。通过在所述动态CMOS逻辑门电路中引入外部时钟信号对第一输入单元、第二输入单元以及预处理单元进行控制，相继完成预操作与逻辑判决，仅消耗动态功耗，有效的提高了数字电路的能效比。

公开(公告)号：CN112819148A

公开(公告)日：2021-05-18

申请号：CN202011638759.4

申请日：2020-12-31

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海华力微电子有限公司

Inventor： 王青 ,  陈静 ,  吕迎欢 ,  谢甜甜 ,  赵瑞勇

IPC: G06N3/063 ,  G06N3/06 ,  H01L29/788

Abstract: 本发明提供了一种基于浮栅晶体管的脉冲神经元网络，包括多节点输入单元和脉冲产生单元：所述多节点输入单元包括一多输入端浮栅晶体管，多输入端浮栅晶体管的多个栅极输入端分别连接外部的多个仿生传感器输入信号，源极接地，漏极接脉冲产生单元的正极；脉冲产生单元包括一Mott忆阻器，Mott忆阻器的负极连接工作电压，正极连接晶体管的漏极，并作为所述脉冲神经元网络的脉冲输出端。本发明给出了一种全新的电子传入神经元实现架构。该架构面向硬件神经形态脉冲神经网络的应用，实现了模拟信号到脉冲信号的转换，具有结构简单、功能多、功耗低等优点，更加适应于脉冲神经网络。