-
公开(公告)号：CN105633018A
公开(公告)日：2016-06-01
申请号：CN201410610499.8
申请日：2014-11-03
Applicant: 无锡华润上华半导体有限公司
Inventor： 张森
IPC: H01L21/82
Abstract: 一种集成电路制造方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在半导体衬底上形成氧化层；在第二区域上覆盖光刻胶；以光刻胶为掩膜去除第一区域的氧化层；去除第二区域的光刻胶；分别在第一区域形成第一集成电路、在第二区域的氧化层上形成电阻和电容。还提供了另外两种集成电路制造方法。本发明工艺简单，成本低，且更方便将第二区域的电阻和电容与第一区域集成电路相集成，同时不改变第一区域集成电路原有的特性。
-
公开(公告)号：CN103441145B
公开(公告)日：2016-04-13
申请号：CN201310335235.1
申请日：2013-08-02
Applicant: 无锡华润上华半导体有限公司
Abstract: 本发明提供了一种半导体器件及其形成方法、启动电路及包括启动电路的开关电源。其中，半导体器件包括：P型的半导体衬底及N型漂移区，N型漂移区两端的负阈值场效应管的源极和漏极；暴露出源极和漏极的氧化层和氧化层上靠近源极一端的本征多晶硅层和靠近漏极一端的掺杂多晶硅层，其中，本征多晶硅层与氧化层构成负阈值场效应管的栅极，掺杂多晶硅层构成与栅极相连的电阻；连接负阈值场效应管的漏极，并紧邻掺杂多晶硅层金属插塞。所述半导体器件中，负阈值电压场效应管的漏极和栅极连接的电阻形成在漏极和栅极之间的半导体衬底上，且与漏极共用金属插塞，不仅节省了芯片面积，还通过端口共用减少了金属互连，提高了半导体器件的可靠性。
-
公开(公告)号：CN105097914A
公开(公告)日：2015-11-25
申请号：CN201410185331.7
申请日：2014-05-04
Applicant: 无锡华润上华半导体有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7816 , H01L29/0634 , H01L29/66659 , H01L29/66681 , H01L29/7835
Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法，包括衬底、衬底内的埋层区、埋层区上的阱区、阱区上的栅区、位于栅区两侧的源区和漏区、以及超级结结构，源区设于阱区内，漏区设于超级结结构内，栅区包括栅氧层和栅氧层上的栅极，超级结结构包括多个N柱和P柱，N柱和P柱在水平且垂直于源区和漏区连线的方向上交替排列，每个N柱包括上下对接的顶层N区和底层N区，每个P柱包括上下对接的顶层P区和底层P区。本发明将超级结结构的N柱和P柱分解为两次注入形成，每次注入时所需结深只为传统工艺的一半，故可采用较低的注入能量来形成很深的P、N柱，从而提高器件的击穿电压。漂移区为P柱和N柱相互交错的结构，实现高击穿电压。
-
公开(公告)号：CN104701356A
公开(公告)日：2015-06-10
申请号：CN201310661381.3
申请日：2013-12-06
Applicant: 无锡华润上华半导体有限公司
CPC classification number: H01L27/0883 , H01L21/2652 , H01L21/266 , H01L21/823412 , H01L21/8236 , H01L29/0634 , H01L29/0684 , H01L29/0847 , H01L29/1083 , H01L29/1095 , H01L29/7835 , H01L29/7838 , H01L29/1075 , H01L21/22 , H01L2229/00
Abstract: 本发明提供一种半导体器件，包括衬底，衬底上的埋层，埋层上的扩散层及扩散层上的栅极；所述扩散层包括第一扩散区和第二扩散区，所述第二扩散区的杂质类型与所述第一扩散区的杂质类型相反；在所述第二扩散区内还形成有多个第三扩散区，所述第三扩散区的杂质类型与所述第二扩散区的杂质类型相反。上述半导体器件，通过在第二扩散区内形成杂质类型相反的多个第三扩散区，可以通过调整第三扩散区的大小从而实现对第二扩散区浓度的调节及控制，实现对半导体器件的阈值电压的控制，获得可变阈值的半导体器件。
-
公开(公告)号：CN103441145A
公开(公告)日：2013-12-11
申请号：CN201310335235.1
申请日：2013-08-02
Applicant: 无锡华润上华半导体有限公司
Abstract: 本发明提供了一种半导体器件及其形成方法、启动电路及包括启动电路的开关电源。其中，半导体器件包括：P型的半导体衬底及N型漂移区，N型漂移区两端的负阈值场效应管的源极和漏极；暴露出源极和漏极的氧化层和氧化层上靠近源极一端的本征多晶硅层和靠近漏极一端的掺杂多晶硅层，其中，本征多晶硅层与氧化层构成负阈值场效应管的栅极，掺杂多晶硅层构成与栅极相连的电阻；连接负阈值场效应管的漏极，并紧邻掺杂多晶硅层金属插塞。所述半导体器件中，负阈值电压场效应管的漏极和栅极连接的电阻形成在漏极和栅极之间的半导体衬底上，且与漏极共用金属插塞，不仅节省了芯片面积，还通过端口共用减少了金属互连，提高了半导体器件的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN104134661B
公开(公告)日：2016-12-28
申请号：CN201310159369.2
申请日：2013-05-02
Applicant: 无锡华润上华半导体有限公司
IPC: H01L27/04 , H01L21/77 , H01L21/765
Abstract: 本发明提供一种采用寄生JFET隔离结构的高压集成电路及其制造方法。该高压集成电路包括低压控制电路、高压控制电路、电平移位电路，其中电平移位电路的器件为横向扩散金属氧化物半导体器件（LDMOS），其中该高压集成电路中采用寄生结型场效应管实现对LDMOS的隔离，本发明的器件在高压工作时，电场分布更为均匀，能够避免局部的高电场，从而确保高盆的击穿电压不因隔离结构而降低，能够改善器件的可靠性。
-
公开(公告)号：CN106158921A
公开(公告)日：2016-11-23
申请号：CN201510170810.6
申请日：2015-04-10
Applicant: 无锡华润上华半导体有限公司
IPC: H01L29/06 , H01L29/786
CPC classification number: H01L29/66681 , H01L29/0619 , H01L29/063 , H01L29/0696 , H01L29/42368 , H01L29/7816 , H01L29/7823 , H01L29/7835 , H01L29/7869 , H01L29/0634
Abstract: 本发明涉及一种具RESURF结构的横向扩散金属氧化物半导体场效应管，包括衬底、源极、漏极、体区、P型场限环及衬底上的阱区，阱区包括：插入式阱，掺杂类型为P型，设于漏极的下方并与漏极相接；N阱，设于插入式阱的两侧；P阱，设于N阱的旁边并与N阱连接；P型场限环设于N阱内，为封闭的环状结构，且位于漏极的下方外围，将漏极包围；插入式阱在其长度方向上延伸至与所述P型场限环相接触的位置，源极和体区设于所述P阱内。本发明能够确保交流高频开关状态下P型场限环与N阱之间保持稳定的结电容，有助于改善器件的动态特性，避免出现尖峰电流。
-
公开(公告)号：CN105826371A
公开(公告)日：2016-08-03
申请号：CN201510003131.X
申请日：2015-01-05
Applicant: 无锡华润上华半导体有限公司
IPC: H01L29/78 , H01L29/423
CPC classification number: H01L29/7816 , H01L21/8238 , H01L21/823814 , H01L27/092 , H01L27/0922 , H01L29/0649 , H01L29/0865 , H01L29/0878 , H01L29/0882 , H01L29/1079 , H01L29/1095 , H01L29/36 , H01L29/42368 , H01L29/4916 , H01L29/66681 , H01L29/7817 , H01L29/7831 , H01L29/7835
Abstract: 本发明公开了一种高压P型横向双扩散金属氧化物半导体场效应管，包括衬底，还包括形成于衬底上的N型横向双扩散金属氧化物半导体场效应管，以及形成于N型横向双扩散金属氧化物半导体场效应管的漏极的P型金属氧化物半导体场效应管；P型金属氧化物半导体场效应管的栅极作为高压P型横向双扩散金属氧化物半导体场效应管的栅极；P型金属氧化物半导体场效应管的漏极作为高压P型横向双扩散金属氧化物半导体场效应管的漏极；N型横向双扩散金属氧化物半导体场效应管的源极作为高压P型横向双扩散金属氧化物半导体场效应管的源极。上述高压P型横向双扩散金属氧化物半导体场效应管的工艺简单且成本较低，并具有耐高压性能。
-
公开(公告)号：CN105097795A
公开(公告)日：2015-11-25
申请号：CN201410184376.2
申请日：2014-05-04
Applicant: 无锡华润上华半导体有限公司
IPC: H01L27/02
CPC classification number: H01L27/027 , H01L23/535 , H01L23/60 , H01L27/0266 , H01L29/7393 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种具ESD保护结构的半导体器件，所述半导体器件包括高压功率器件，所述ESD保护结构是NMOS管，所述NMOS管的漏极与所述功率器件的源极共用，功率器件的衬底引出区与NMOS管的衬底引出区和源极连接、作为地线引出。本发明的NMOS管的漏极与功率器件的源极共用，因此加入了ESD保护结构后器件增加的面积较小。且高压功率器件源极处能够得到较低的holding电压，从而保护了栅氧，提高了源极可靠性。
-
公开(公告)号：CN106972047A
公开(公告)日：2017-07-21
申请号：CN201610025460.9
申请日：2016-01-13
Applicant: 无锡华润上华半导体有限公司
Abstract: 本发明提供一种LDMOS器件，涉及半导体技术领域。包括：衬底具有第一导电类型；第一漂移区位于衬底中具有第二导电类型；第一阱区位于衬底中与第一漂移区相邻且间隔，并具有第一导电类型；外延层位于衬底上，外延层包括具有第二导电类型的第二漂移区，以及分别位于第二漂移区两侧的具有第一导电类型的第二阱区和具有第二导电类型的掺杂区，第二阱区位于第一阱区上；第一埋层位于第一漂移区和第二漂移区中，具有所述第一导电类型。本发明的结构优化了源端的JFET区域增加了电流路径的宽度，得到高击穿电压的同时得到更低的导通电阻，并实现了多层RESURF结构。
-
-
-
-
-
-
-
-
-
Search Results
183
records
(took 0.078 seconds)
