高隔离度微波不等分功分器的设计方法

    公开(公告)号:CN108258376A

    公开(公告)日:2018-07-06

    申请号:CN201711223117.6

    申请日:2017-11-29

    Abstract: 本发明提供了一种微波不等分功率分配器的设计方法。当工作频率升高,微带线的物理长度变小,高隔离度不等分功分器利用传统方式难以实现。本发明利用低温共烧陶瓷工艺将微波电路和隔离电阻一次烧成,功分器由T型枝节、隔离电阻、弯折的360°电压传递微带线、阻抗变换微带线和测试端口组成。本发明通过增加电长度为360°传输线解决了功分器和电阻的连接问题和隔离问题,与现有的电长度为270°的微带功分器技术方案相比较,电路尺寸减小且减少了插入损耗;与现有的不附加隔离电阻的技术方案相比较,本发明设计的微波/毫米波不等分功分器提供了较高的隔离度。

    用于CMOS图像传感器单粒子效应检测的设备及检测方法

    公开(公告)号:CN108181521A

    公开(公告)日:2018-06-19

    申请号:CN201711226250.7

    申请日:2017-11-29

    Abstract: 本发明提供了一种用于CMOS图像传感器单粒子效应检测的设备及检测方法,本发明采用脉冲激光单粒子微束试验,可以准确定位到不同功能模块。根据器件版图工艺结构,对CMOS图像传感器不同子电路逐点扫描,实时监测、记录、识别器件不同区域发生单粒子效应时图像异常表现形式,获得单粒子效应异常图像特征库,建立CMOS图像传感器单粒子效应表征技术;本发明实现了在线实时识别不同的CMOS图像传感器单粒子效应,可在线实时检测CMOS图像传感器的单粒子瞬态、单粒子翻转、单粒子功能中断和单粒子锁定;本发明可实现图像实时无损传输,解决图像在传输过程中诸如噪声干扰、卡屏等问题。

    FPGA内部DSP模块的测试方法
    13.
    发明公开

    公开(公告)号:CN109596976A

    公开(公告)日:2019-04-09

    申请号:CN201811510144.6

    申请日:2018-12-11

    Abstract: 本发明的FPGA内部DSP模块的测试方法包括:针对测试项目,PC机生成后缀为coe的数据文件并加载到FPGA内部的RAM中;所述后缀为coe的数据文件伪随机数和伪随机数对应的结果;在PC机上完成测试程序编写;测试程序下载至FPGA,由测试程序对FPGA进行配置;从RAM中读取伪随机数作为FPGA内部DSP模块的输入;比对DSP模块的输出与RAM中的伪随机数对应的结果,获得测试结果。本发明的FPGA内部DSP模块的测试方法利用FPGA内部的RAM存放和读取所需要的伪随机数来实现DSP功能全覆盖测试。

    一种横向元器件制样研磨方法

    公开(公告)号:CN109580305A

    公开(公告)日:2019-04-05

    申请号:CN201811509557.2

    申请日:2018-12-11

    Abstract: 一种横向元器件制样研磨的方法,该方法步骤如下:步骤一、根据元器件的高度首先确定样品高度,并在制样前于模具内侧标记第一高度,以及第二高度,确保元器件位于样品高度上的中心;步骤二、按要求配置环氧树脂,并将环氧树脂加至模具内的第一高度处;步骤三、待环氧树脂固化后,将元器件横向置于其表面的正中心处;步骤四、再次将环氧树脂加至第二高度,此时元器件位于样品高度上的中心;步骤五、固化后完成制样,新方法与传统制样方法相比,样品体积会有效减小;步骤六、粗磨;步骤七、精磨:使用细砂纸进行精磨,直至形貌达到最佳观测效果;步骤八、抛光:用抛光液及相匹配的抛光布抛光,直至形貌达到最佳观测效果。

    一种FPGA内部DCM、PLL的内建自测方法

    公开(公告)号:CN109032023A

    公开(公告)日:2018-12-18

    申请号:CN201810895725.X

    申请日:2018-08-08

    Inventor: 项宗杰 徐导进

    Abstract: 本发明提供FPGA内部DCM、PLL的内建自测方法,包括:利用DCM或PLL包含多个在相位上为同步的输出时钟信号为前提,分别用第一计数器counter1和第二计数器counter2对第一输出时钟信号CLK_OUT1和第二输出时钟信号CLK_OUT2进行计数;对第一计数器counter1和第二计数器counter2进行比较,在较慢(即频率较低)的输出时钟信号的上升沿,较快计数器的数值为较慢计数器的数值的n倍,n为快时钟与慢时钟的频率之商,若不是,则DCM或PLL功能不正常。本发明实现了FPGA内建自测,且对于可在线改变DCM或PLL输出时钟频率的FPGA,能够在以预设的步进自动对DCM、PLL输出频率的范围进行扫描,仅需一个FPGA配置文件(或烧写文件)即可实现。

    毫米波3D同轴传输线设计制造方法

    公开(公告)号:CN108258379A

    公开(公告)日:2018-07-06

    申请号:CN201711201252.0

    申请日:2017-11-27

    Abstract: 本发明提供了一种基于LTCC技术的毫米波3D同轴传输线设计制造方法,LTCC技术是一种多层布线、立体互连技术,可实现100层的陶瓷基片烧结。本发明采用在毫米波频段内低损耗的Ferro A6M陶瓷材料作为基片,在单层基片上利用激光工艺加工准直度和形貌均良好的通孔,利用激光对准技术将多个通孔进行高精度对准,利用圆形保护焊盘将多个填充了金属浆料单层的通孔互连,叠加成所需要的高度的长通孔;利用环形保护焊盘将外围的长通孔互连,两者围绕成网状结构充当外导体,从而构建3D结构的毫米波同轴传输线。仿真结果显示,新型高可靠性同轴传输线可工作至300 GHz。

    基于FLEX的平衡调制解调器测试电路

    公开(公告)号:CN105652180A

    公开(公告)日:2016-06-08

    申请号:CN201410724486.3

    申请日:2014-12-04

    Inventor: 许伟达 徐导进

    Abstract: 一种基于FLEX的平衡调制解调器测试电路,包括第一运算放大器,其包括放大器、比较器、集成输出放大器;第二运算放大器,其包括放大器、比较器、集成输出放大器;及其中,所述第一放大器和第二放大器具有两路不同输入通道,一个时间只有一路工作。本发明采用的电路与现有技术相比,其优点是:解决了传统无法测试既有调制器又有解调器测试要求的器件,实现了调制器、解调器的测试方法,保证了测试的速度和精度,实现了稳定的小电流测试功能。

    基于FLEX的高速运算放大器测试电路

    公开(公告)号:CN104280679A

    公开(公告)日:2015-01-14

    申请号:CN201310293454.8

    申请日:2013-07-12

    Abstract: 本发明的基于FLEX的高速运算放大器测试电路,在高速运算放大器的反向输入端与测试系统MicroFLEX的运放环反向输入端之间并联继电器支路;高速运算放大器的同向输入端分别通过继电器支路与测试系统的运放环同向输入端、视频信号同向输出端、中频信号同向输出端连接,运放环反向输入端和同向输入端的屏蔽层通过继电器可选择与地相连;高速运算放大器的同向输入端串联继电器支路后接地;高速运算放大器的反向输入端与高速运算放大器的输出端之间并联多个继电器支路;高速运算放大器的输出端与地之间并联多个负载支路;高速运算放大器的输出端分别通过继电器支路与测试系统的中频信号同向测量端、视频信号同向测量端、运放环输出端连接。

    用于电子加速器束流强度实时监测的装置

    公开(公告)号:CN103389508A

    公开(公告)日:2013-11-13

    申请号:CN201210140602.8

    申请日:2012-05-09

    Abstract: 本发明涉及一种用于电子加速器束流强度实时监测的装置,包括真空室,位于真空室内的探头,向所述探头提供高压的高压单元,以及收集所述探头所产生次级电子的束流强度显示系统。真空室为高能电子与探头的相互作用提供真空环境;探头与高能电子相互作用产生次级电子;高压单元为次级电子的收集提供高压,微电流计和显示系统对探头输出的次级电子束流进行收集,实时显示束流强度。本发明解决了电子加速器在辐照过程中束流强度变化情况的实时监测问题,对高能电子不会产生阻挡作用,高能电子可以穿过所述用于电子加速器束流强度实时监控的装置。该装置使用方便、可操作性强、稳定性好,对束流强度无损失。

Patent Agency Ranking