公开(公告)号：CN119584547A

公开(公告)日：2025-03-07

申请号：CN202411164885.9

申请日：2024-08-23

Applicant: 三星电子株式会社

Inventor： 裵丙才 ,  梁辰旭 ,  高昇必 ,  金容才 ,  朴晙镐 ,  李吉镐

IPC: H10B61/00 ,  H10N50/10

Abstract: 一种半导体器件包括：基板，具有彼此相反的顶表面和底表面；栅极结构，在基板的顶表面上；多个源极/漏极图案，在基板的顶表面上并且在栅极结构的相反两侧；后侧导电线，在基板的底表面上并电连接到栅极结构和所述多个源极/漏极图案中的第一源极/漏极图案中的至少一个；以及磁隧道结图案，电连接到所述多个源极/漏极图案中的第二源极/漏极图案。

公开(公告)号：CN118695613A

公开(公告)日：2024-09-24

申请号：CN202311488034.5

申请日：2023-11-09

Applicant: 三星电子株式会社

Inventor： 郑炯钟 ,  高昇必 ,  柳炅勋 ,  裵丙才 ,  申光日

IPC: H10B61/00 ,  H10N50/10 ,  H10N50/01 ,  H01L21/768 ,  H01L23/528

Abstract: 提供了磁性存储器件和制造该磁性存储器件的方法。所述磁性存储器件可以包括：基板；下互连线，所述下互连线位于所述基板上；数据存储结构，所述数据存储结构位于所述下互连线上；以及下接触插塞，所述下接触插塞位于所述下互连线与所述数据存储结构之间并且在与所述基板的顶表面垂直的第一方向上延伸，以将所述下互连线连接到所述数据存储结构。所述下接触插塞的上部可以在与所述基板的所述顶表面平行的第二方向上具有第一宽度，并且所述下接触插塞的下部可以在所述第二方向上具有第二宽度。所述第一宽度可以大于所述第二宽度。

公开(公告)号：CN116390496A

公开(公告)日：2023-07-04

申请号：CN202211693867.0

申请日：2022-12-28

Applicant: 三星电子株式会社

Inventor： 严鏋镇 ,  李佳元 ,  高昇必 ,  李吉镐

IPC: H10B61/00 ,  H10N50/10 ,  H10N50/01

Abstract: 一种制造存储器件的方法包括：在彼此之上顺序形成第一磁化层、隧道势垒层和第二磁化层；通过图案化第一磁化层、隧道势垒层和第二磁化层来形成磁隧道结结构；通过蚀刻覆盖磁隧道结结构的侧壁的再沉积金属的一部分来形成侧壁金属层；执行氧化操作，该氧化操作包括氧化侧壁金属层的暴露表面以提供氧化的侧壁金属层；以及执行照射操作，该照射操作包括朝向氧化的侧壁金属层照射离子束。通过交替地执行氧化操作和照射操作两次或更多次来形成覆盖磁隧道结结构的侧壁的侧壁绝缘层。

公开(公告)号：CN101354915B

公开(公告)日：2013-09-18

申请号：CN200810094944.4

申请日：2008-04-30

Applicant: 三星电子株式会社

Inventor： 郑椙旭 ,  郑基泰 ,  金亨俊 ,  高昇必

IPC: G11C16/02 ,  G11C11/56 ,  G11C16/06 ,  G11C16/34

Abstract: 本公开提供了相变存储器件、使用该存储器件的存储系统和读取该存储器件的方法。其中，存储器件包括：多个存储单元，每个存储单元包括存储单元材料，所述存储单元具有响应于在编程操作中施加的编程电流而确定的初始电阻，所述存储单元的电阻在所述编程操作后的时段上从所述初始电阻变化，并且每个存储单元连接到存储器件的导通线，所述导通线用于在编程操作中施加编程电流以编程对应的存储单元的电阻，并且用于在读取操作中施加读取电流以读取对应的存储单元的电阻。修改电路修改用于读取操作而选择的多个存储单元的存储单元的电阻，以在所述存储单元的读取操作之前将其电阻返回到接近初始电阻。