-
公开(公告)号：CN113140252A
公开(公告)日：2021-07-20
申请号：CN202011026420.9
申请日：2020-09-25
Applicant: 三星电子株式会社
IPC: G11C29/42 , G11C11/4078
Abstract: 一种半导体存储器件的纠错电路包括纠错码(ECC)编码器和ECC解码器。所述ECC编码器使用由生成矩阵表示的纠错码，基于主数据生成奇偶校验数据，并将包括所述主数据和所述奇偶校验数据的码字存储在存储单元阵列的目标页面中。所述ECC解码器基于从所述半导体存储器件的外部提供的地址，从所述目标页面读取所述码字作为读取码字，以基于所述读取码字和奇偶校验矩阵生成不同的校正子，所述奇偶校验矩阵是基于所述ECC的；并且，将所述不同的校正子应用于所述读取码字中的所述主数据，以在所述主数据中存在单个位错误时纠正所述单个位错误，或者在所述目标页面中的相邻两个存储单元中出现两个位错误时纠正所述两个位错误。
-
公开(公告)号：CN119943125A
公开(公告)日：2025-05-06
申请号：CN202411024427.5
申请日：2024-07-29
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: G11C29/42
Abstract: 根据各种示例实施例的存储器设备包括：存储器单元阵列，具有连接到字线和位线的多个存储器单元；以及错误校正电路，被配置为对从存储器单元阵列读取的数据执行错误校正，其中，错误校正电路被配置为使用奇偶校验矩阵执行1比特错误校正操作、2比特错误检测操作或3比特错误检测操作中的至少一个，并且奇偶校验矩阵被配置为使得列以奇‑奇‑偶度的顺序排列，并且每行的前导1(LO)以阶梯结构排列。
-
公开(公告)号：CN117746941A
公开(公告)日：2024-03-22
申请号：CN202310731852.7
申请日：2023-06-20
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4063
Abstract: 提供电子装置、存储器装置和操作其的方法。所述存储器装置包括：存储器单元阵列，其中具有多个存储器单元行；以及行锤击管理电路，被配置为：在用于监测对所述多个存储器单元行的多个访问的监测时段期间，基于先前行锤击地址和与所述多个访问相关联的多个输入行地址中的每个检测行锤击地址。刷新控制电路被提供并且被配置为对物理上邻近与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作。
-
公开(公告)号：CN115705265A
公开(公告)日：2023-02-17
申请号：CN202210936829.7
申请日：2022-08-05
Applicant: 三星电子株式会社
IPC: G06F11/10 , G11C29/42 , G11C11/4078 , G11C11/408
Abstract: 一种存储器设备的操作方法包括：在存储器区域中存储关于包括擦除的码字的位置信息和包括关于擦除的位置信息的擦除信息；在上电期间，将关于包括擦除的码字的位置信息加载到行解码器和列解码器；响应于来自主机的读取指令，确定与读取指令相对应的读取地址与关于包括擦除的码字的位置信息是否一致；当读取地址与关于包括擦除的码字的位置信息一致时，将关于擦除的位置信息传送到纠错码(ECC)解码器；以及由ECC解码器使用关于擦除的位置信息来纠正从存储单元阵列接收的码字中的错误。
-
公开(公告)号：CN114090328A
公开(公告)日：2022-02-25
申请号：CN202110401897.9
申请日：2021-04-14
Applicant: 三星电子株式会社
IPC: G06F11/10
Abstract: 公开了存储器装置及读取数据的方法。从存储器中读取数据的方法包括：从存储器单元读取码字；当所述码字中的错误的数量小于可纠正错误的最大数量时，纠正所述错误；当所述码字中的错误的数量等于所述可纠正错误的最大数量并且所述错误与同一子字线相对应时，纠正所述错误；并且当所述码字中的错误的数量等于所述可纠正错误的最大数量并且所述错误与不同的子字线相对应时，输出指示所述错误是不可纠正错误的信号。
-
Patent Agency Ranking
公开(公告)号：CN113157201A
公开(公告)日：2021-07-23
申请号：CN202011289748.X
申请日：2020-11-17
Applicant: 三星电子株式会社
Abstract: 提供了存储器控制器及包括存储器控制器的存储器系统。存储器控制器控制包括数据芯片以及第一和第二奇偶校验芯片的存储器模块。存储器控制器包括纠错码(ECC)引擎。ECC引擎包括ECC解码器和用于存储奇偶校验矩阵的存储器。ECC解码器接收与数据芯片相关联的错误信息信号，使用奇偶校验矩阵对来自存储器模块的码字集执行ECC解码，以生成第一校验子和第二校验子，并基于错误信息信号和第二校验子，校正用户数据集中的比特错误。比特错误是由行故障生成的，并且使用第一校验子和第二校验子是不可校正的。每一个错误信息信号包括行故障信息，该行故障信息指示在相应的数据芯片中的至少一个存储单元行中是否发生行故障。
-
公开(公告)号：CN112992257A
公开(公告)日：2021-06-18
申请号：CN202011097492.2
申请日：2020-10-14
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 提供了一种半导体存储器装置和存储器系统。所述半导体存储器装置包括：存储器单元阵列、纠错电路、输入/输出(I/O)门控电路和控制逻辑电路。存储器单元阵列结合到字线和位线，并且被划分为子阵列块。纠错电路使用纠错码(ECC)基于主数据生成奇偶校验数据。控制逻辑电路基于命令和地址来控制纠错电路和I/O门控电路。控制逻辑电路将主数据和奇偶校验数据存储在子阵列块之中的第二方向上的(k+1)个目标子阵列块中，并且控制I/O门控电路，使得所述(k+1)个目标子阵列块中的部分存储主数据的部分和奇偶校验数据的部分两者。
-
公开(公告)号：CN111092620A
公开(公告)日：2020-05-01
申请号：CN201910481581.8
申请日：2019-06-04
Applicant: 三星电子株式会社
IPC: H03M13/37
Abstract: 公开了一种半导体存储器装置、控制器和存储器系统。所述半导体存储器装置包括：存储器单元阵列，包括多个存储器单元；以及纠错码(ECC)解码器，被配置为：接收从存储器单元阵列的选择的存储器单元输出的第一数据和奇偶校验数据。当半导体存储器装置的读取操作被执行时，ECC解码器基于第一数据和奇偶校验数据生成校验子，通过所述校验子生成第二数据和指示第一数据的错误的类型的解码状态标志(DSF)，并将第二数据和DSF输出至半导体存储器装置的外部的外部装置。
-
公开(公告)号：CN118335169A
公开(公告)日：2024-07-12
申请号：CN202311694517.0
申请日：2023-12-11
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器件及其操作方法。所述存储器件包括：ECC电路，对输入数据执行ECC编码以生成写入数据；以及存储单元阵列，包括存储所述写入数据的多个存储单元。所述ECC电路包括：数据拆分器，将所述输入数据拆分成第一子数据和第二子数据；第一ECC编码器，对所述第一子数据执行ECC编码以生成第一子奇偶校验数据；第二ECC编码器，对所述第二子数据执行ECC编码以生成第二子奇偶校验数据；以及数据加扰器，基于所述存储单元阵列的结构对所述第一子数据、所述第二子数据、所述第一子奇偶校验数据和所述第二子奇偶校验数据执行数据加扰操作以生成所述写入数据。
-
公开(公告)号：CN111092620B
公开(公告)日：2024-01-12
申请号：CN201910481581.8
申请日：2019-06-04
Applicant: 三星电子株式会社
IPC: H03M13/37
Abstract: 公开了一种半导体存储器装置、控制器和存储器系统。所述半导体存储器装置包括：存储器单元阵列，包括多个存储器单元；以及纠错码(ECC)解码器，被配置为：接收从存储器单元阵列的选择的存储器单元输出的第一数据和奇偶校验数据。当半导体存储器装置的读取操作被执行时，ECC解码器基于第一数据和奇偶校验数据生成校验子，通过所述校验子生成第二数据和指示第一数据的错误的类型的解码状态标志(DSF)，并将第二数据和DSF输出至半导体存储器装置的外部的外部装置。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.03 seconds)
