-
公开(公告)号：CN113806248B
公开(公告)日：2025-04-08
申请号：CN202110575180.6
申请日：2021-05-25
Applicant: 三星电子株式会社
IPC: G06F12/0877 , G06F12/02 , G11C11/4096 , G11C29/08
Abstract: 一种存储器模块，包括：第一存储器器件；第二存储器器件；以及，处理缓存器电路，其被连接到第一存储器器件和第二存储器器件(彼此独立)以及主机。提供了一种处理缓存器电路，其包括处理电路和缓存器。处理电路基于从主机接收的处理命令，处理从主机接收的数据、存储在第一存储器器件中的数据、或存储在第二存储器器件中的数据中的至少一项。缓存器被配置为存储由处理电路处理的数据。处理缓存器电路被配置为，按照DDR SDRAM标准与主机通信。
-
公开(公告)号：CN114068488A
公开(公告)日：2022-02-18
申请号：CN202110899055.0
申请日：2021-08-05
Applicant: 三星电子株式会社
IPC: H01L23/538 , G11C5/06 , G11C11/40
Abstract: 一种半导体芯片模块，包括：PCB，包括第一面和第二面；缓冲器，在第一面上；第一芯片，在第一面上，并且包括第一连接端子和第二连接端子，向第一连接端子提供第一信号，并且向第二连接端子提供第二信号；第二芯片，在第二面上，并且包括被提供第一信号的第三连接端子以及被提供第二信号的第四连接端子。第一连接端子和第三连接端子可以同时从缓冲器接收第一信号。第一连接端子可以比第二连接端子更靠近缓冲器。第三连接端子可以比第四连接端子更靠近缓冲器。
-
公开(公告)号：CN113626264A
公开(公告)日：2021-11-09
申请号：CN202110286953.9
申请日：2021-03-17
Applicant: 三星电子株式会社
IPC: G06F11/22 , G06F9/4401
Abstract: 公开了一种存储器模块、计算系统以及计算系统的启动方法。所述计算系统的启动方法，计算系统包括存储器模块，存储器模块包括连接到多个存储器装置的处理装置，所述方法包括：对计算系统上电；在对计算系统上电之后，通过存储器模块中的处理装置对所述多个存储器装置执行第一存储器训练，并且生成指示第一存储器训练的完成的模块就绪信号；在对计算系统上电之后，通过主机装置执行第一启动序列，主机装置执行包括在计算系统中的基本输入/输出系统(BIOS)存储器的BIOS代码；在执行第一启动序列之后，在主机装置中等待将从存储器模块接收模块就绪信号；以及在主机装置中接收模块就绪信号，并且基于模块就绪信号执行第二启动序列。
-
公开(公告)号：CN100524747C
公开(公告)日：2009-08-05
申请号：CN200410103294.7
申请日：2004-11-12
Applicant: 三星电子株式会社
CPC classification number: H05K1/181 , H01L2924/0002 , H05K2201/097 , H05K2201/10378 , H05K2201/10515 , H05K2201/10734 , Y02P70/611 , H01L2924/00
Abstract: 本发明的实施例包括用于高密度安装的集成电路模块结构。一实施例包括：一个布线板，在它的至少一个表面上具有一安装空间，该空间具有在第一方向中确定的安装长度和在第二方向中确定的安装宽度；以及多个集成电路封装，其具有的封装安装组合长度长于布线板的安装长度。一个实施例也可以具有多个集成电路封装中直接安装在安装空间上的一些封装，同时其它封装间接安装在安装空间上。本实施例可以具有水平上相互交叠并垂直上相互隔开的封装。实施例允许即使当集成电路芯片或封装尺寸增加时，在有限的面积中安装多个芯片或封装，同时不改变集成电路模块的形状因素。
-
Patent Agency Ranking
公开(公告)号：CN100416700C
公开(公告)日：2008-09-03
申请号：CN02154262.7
申请日：2002-12-19
Applicant: 三星电子株式会社
IPC: G11C11/34 , G11C11/4076
CPC classification number: G11C7/222 , G11C7/1045 , G11C7/22 , G11C2207/2254
Abstract: 一种用于控制半导体存储设备的AC定时参数的电路及其方法。AC定时参数控制电路包括延迟时间定义部分、比较部分和控制部分。控制电路对输入信号的脉冲宽度或周期与一个或多个不同宽度的脉冲进行比较，其中延迟时间定义部分设置参考宽度并由比较部分产生脉冲。控制部分表示输入信号的宽度或周期是否小于或长于每一参考宽度脉冲。根据对AC定时参数与一个或多个参考数值进行直接的比较，控制电路输出可以用来使设备恰当地操作的信号。
-
公开(公告)号：CN116806071A
公开(公告)日：2023-09-26
申请号：CN202211246927.4
申请日：2022-10-12
Applicant: 三星电子株式会社
Abstract: 提供了具有多层基底的电子装置及其制造方法。所述电子装置包括：多层基体基底，包括彼此堆叠的多个基底基体；第一导电通孔和第二导电通孔，穿透基底基体并且彼此间隔开；导电线，将第一导电过孔和第二导电过孔彼此电连接，并且设置在所述多个基底基体中的至少一个基底基体上；以及开路短截线，包括第一端部和第二端部，其中，第一端部连接到导电线的接头，并且第二端部是开路的。
-
公开(公告)号：CN115687193A
公开(公告)日：2023-02-03
申请号：CN202210821174.9
申请日：2022-07-12
Applicant: 三星电子株式会社
Abstract: 提供了存储模块、包括其的系统以及存储模块的操作方法。所述存储模块包括设备存储器以及控制器，所述设备存储器被配置为存储数据，并且包括第一存储区域和第二存储区域，所述控制器包括加速器电路。所述控制器被配置为：控制所述设备存储器；响应于模式改变请求，向主机处理器发送用于从系统存储器映射排除所述第一存储区域的命令；并且修改存储配置寄存器，以从所述存储配置寄存器排除所述第一存储区域。所述加速器电路被配置为使用所述第一存储区域来执行加速操作。
-
公开(公告)号：CN113806248A
公开(公告)日：2021-12-17
申请号：CN202110575180.6
申请日：2021-05-25
Applicant: 三星电子株式会社
IPC: G06F12/0877 , G06N3/04 , G06N3/08
Abstract: 一种存储器模块，包括：第一存储器器件；第二存储器器件；以及，处理缓存器电路，其被连接到第一存储器器件和第二存储器器件(彼此独立)以及主机。提供了一种处理缓存器电路，其包括处理电路和缓存器。处理电路基于从主机接收的处理命令，处理从主机接收的数据、存储在第一存储器器件中的数据、或存储在第二存储器器件中的数据中的至少一项。缓存器被配置为存储由处理电路处理的数据。处理缓存器电路被配置为，按照DDR SDRAM标准与主机通信。
-
公开(公告)号：CN1641876A
公开(公告)日：2005-07-20
申请号：CN200410103294.7
申请日：2004-11-12
Applicant: 三星电子株式会社
CPC classification number: H05K1/181 , H01L2924/0002 , H05K2201/097 , H05K2201/10378 , H05K2201/10515 , H05K2201/10734 , Y02P70/611 , H01L2924/00
Abstract: 本发明的实施例包括用于高密度安装的集成电路模块结构。一实施例包括：一个布线板，在它的至少一个表面上具有一安装空间，该空间具有在第一方向中确定的安装长度和在第二方向中确定的安装宽度；以及多个集成电路封装，其具有的封装安装组合长度长于布线板的安装长度。一个实施例也可以具有多个集成电路封装中直接安装在安装空间上的一些封装，同时其它封装间接安装在安装空间上。本实施例可以具有水平上相互交叠并垂直上相互隔开的封装。实施例允许即使当集成电路芯片或封装尺寸增加时，在有限的面积中安装多个芯片或封装，同时不改变集成电路模块的形状因素。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.025 seconds)
