公开(公告)号：CN119155999A

公开(公告)日：2024-12-17

申请号：CN202410758277.4

申请日：2024-06-13

Applicant: 三星电子株式会社

Inventor： 蔡教锡 ,  林兑旭 ,  李进成 ,  崔曦才 ,  韩正勋 ,  姜秉河 ,  慎奎泽 ,  郑信友

IPC: H10B12/00 ,  H01L29/423

Abstract: 一种半导体存储器件包括：衬底，包括限定有源区的器件隔离膜；以及在包括第一区域和第二区域的沟槽中的单元栅极结构，单元栅极结构延伸以与有源区交叉，单元栅极结构中的每个包括沿着沟槽的内侧壁延伸的单元栅极绝缘层、在沟槽的第一区域中在单元栅极绝缘层的侧壁上的第一栅极电介质膜、在沟槽的第二区域中在单元栅极绝缘层的侧壁上的第二栅极电介质膜、以及单元栅极电极结构，包括在第一区域中在第一栅极电介质膜的侧壁上的第一栅极电极层和在第二区域中在第二栅极电介质膜的侧壁上的第二栅极电极层。

公开(公告)号：CN118921984A

公开(公告)日：2024-11-08

申请号：CN202410367066.8

申请日：2024-03-28

Applicant: 三星电子株式会社

Inventor： 李熙性 ,  姜太星 ,  梁世敏 ,  蔡教锡 ,  洪承湖 ,  黄泛佣

IPC: H10B12/00

Abstract: 提供一种半导体存储器装置。半导体存储器装置包括：衬底，其包括有源区；元件隔离膜，其设置在衬底中并且限定有源区；凹部，其设置在有源区中并且在第一方向上延伸；以及栅极结构，其在有源区上在第二方向上延伸，其中，栅极结构包括顺序地堆叠的栅极绝缘膜、栅极堆叠图案和栅极封盖图案，其中，栅极绝缘膜沿着有源区的上表面延伸，并且栅极绝缘膜的一部分填充凹部，并且其中，从衬底的下表面到元件隔离膜的底表面的高度小于从衬底的下表面到凹部的底表面的高度。

公开(公告)号：CN118368889A

公开(公告)日：2024-07-19

申请号：CN202311804599.X

申请日：2023-12-26

Applicant: 三星电子株式会社

Inventor： 林兑旭 ,  李进成 ,  蔡教锡

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：衬底，其包括单元区和外围电路区；位于衬底的单元区中的第一栅极结构，第一栅极结构在平行于衬底的上表面的第一方向上延伸；位线结构，其位于衬底的单元区上，位线结构在垂直于第一方向且平行于衬底的上表面的第二方向上延伸；第二栅极结构，其位于衬底的外围电路区上；位于位线结构之间的接触插塞结构，接触插塞结构接触衬底；位于衬底的外围电路区上的第一导电结构，第一导电结构电连接到衬底的外围电路区；位于第一导电结构之间的第一上绝缘结构，第一上绝缘结构包括第一上绝缘图案以及包围第一上绝缘图案的底部和侧壁的氢扩散绝缘图案；以及位于接触插塞结构的上部部分之间的第二上绝缘图案。

公开(公告)号：CN114203703A

公开(公告)日：2022-03-18

申请号：CN202111082505.3

申请日：2021-09-15

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  柳镐仁 ,  蔡教锡 ,  崔准容

IPC: H01L27/108

Abstract: 一种半导体器件可以包括：衬底，包括沟槽和接触凹陷，接触凹陷具有弯曲的表面轮廓；导电图案，位于沟槽中；掩埋接触，包括填充所述接触凹陷的第一部分和位于第一部分上的第二部分；以及间隔物结构，包括第一间隔物和第二间隔物。第二部分可以为柱状，并且其宽度小于第一部分的顶表面的宽度。掩埋接触可以通过间隔物结构与导电图案间隔开。第一间隔物可以在间隔物结构的最外部分处位于掩埋接触的第一部分上。第一间隔物可以沿着掩埋接触的第二部分延伸并接触掩埋接触。第二间隔物沿着导电图案的侧表面和沟槽延伸。第二间隔物可以接触导电图案。第一间隔物可以包括氧化硅。

公开(公告)号：CN111354726A

公开(公告)日：2020-06-30

申请号：CN201910766600.1

申请日：2019-08-20

Applicant: 三星电子株式会社

Inventor： 蔡教锡 ,  林兑旭 ,  卢弦均 ,  李元锡

IPC: H01L27/108

Abstract: 公开了一种存储器装置，所述存储器装置包括：基底，包括彼此隔开的第一有源区域和第二有源区域；器件隔离膜，位于基底上，器件隔离膜限定第一有源区域和第二有源区域；以及埋入字线结构，穿过第一有源区域与第二有源区域之间的低介电区域，其中，埋入字线结构包括栅电极和栅极绝缘层，栅电极位于栅极沟槽中，栅极绝缘层位于栅电极的在低介电区域的外部的部分与栅极沟槽之间，并且其中，气隙设置在栅电极的在低介电区域内的部分与栅极沟槽之间。

公开(公告)号：CN102315218A

公开(公告)日：2012-01-11

申请号：CN201110183551.2

申请日：2011-06-30

Applicant: 三星电子株式会社

Inventor： 蔡教锡 ,  山田悟 ,  韩相然 ,  崔荣振 ,  金煜济

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/41 ,  H01L23/528

CPC classification number: H01L27/088 ,  H01L23/535 ,  H01L27/0207 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/4933 ,  H01L29/7833

Abstract: 本发明提供四晶体管布局、集成电路场效应晶体管和半导体器件。四晶体管布局可以包括定义有源区的隔离区，该有源区沿不同的第一方向和第二方向延伸。四个晶体管的公共源区从有源区的中心沿第一方向和第二方向两者延伸以定义有源区的在公共源区之外的四个象限。提供四个漏区，各个漏区在所述四个象限的相应一个中且与公共源区间隔开。最后，提供四个栅电极，各个栅电极在四个象限的相应一个中在公共源区与四个漏区中的相应一个之间。各个栅电极包括顶点以及第一延伸部分和第二延伸部分，该第一延伸部分从该顶点沿第一方向延伸，该第二延伸部分从该顶点沿第二方向延伸。