-
公开(公告)号：CN101425508B
公开(公告)日：2013-10-16
申请号：CN200810131010.3
申请日：2008-08-19
Applicant: 三星电子株式会社
CPC classification number: H01L25/0657 , H01L2224/05573 , H01L2224/13025 , H01L2224/16145 , H01L2225/06513 , H01L2225/06541 , H01L2924/15311
Abstract: 芯片堆叠封装包括利用粘着层作为中间媒介堆叠的多个芯片和穿过多个芯片形成以电连接芯片的贯通电极。贯通电极分作电源贯通电极、接地贯通电极或信号传递贯通电极。电源贯通电极和接地贯通电极由第一材料形成，例如铜，并且信号传递贯通电极由第二材料形成，例如掺杂有杂质的多晶硅。不考虑其电阻率，信号传递贯通电极可具有直径小于电源贯通电极和接地贯通电极横截面直径的横截面。
-
公开(公告)号：CN110707060B
公开(公告)日：2025-04-22
申请号：CN201910276289.2
申请日：2019-04-08
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L25/065 , H01L25/18 , H01L23/31 , H10B80/00
Abstract: 一种半导体芯片包括：半导体基板、贯通电极、中间焊盘、上焊盘和重布线。半导体基板包括作为有源表面的第一表面和与第一表面相对的第二表面。贯通电极穿透半导体基板并且在半导体基板的中心部分中设置成沿第一方向的至少一列。中间焊盘在第二表面的边缘部分中设置成沿第一方向的至少一列。上焊盘设置在第二表面上并连接到贯通电极。重布线设置在第二表面上并将中间焊盘连接到上焊盘。
-
公开(公告)号：CN117712095A
公开(公告)日：2024-03-15
申请号：CN202310923202.2
申请日：2023-07-26
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L23/488 , H01L23/48 , H10B80/00
Abstract: 半导体封装件包括：衬底；衬底上的第一半导体芯片，包括第一半导体衬底和第一半导体衬底第一表面上的第一测试图案；第一半导体芯片上的第二半导体芯片，包括第二半导体衬底和第二半导体衬底第二表面上的第二测试图案。第一和第二半导体芯片接合以允许第一测试图案面对第二测试图案。第一测试图案包括第一内焊盘、第一连接焊盘和第一外焊盘。第二测试图案包括接合至第一内焊盘的第二内焊盘、接合至第一外焊盘的第二外焊盘和接合至第一连接焊盘的第二连接焊盘。第一和第二连接焊盘串联以彼此交替连接并形成串联布线图案，从而每个第一连接焊盘在沿串联布线图案的一方向上连接至另一第一连接焊盘并在沿串联布线图案的反方向上连接至第二连接焊盘。
-
公开(公告)号：CN111146195A
公开(公告)日：2020-05-12
申请号：CN201910719827.0
申请日：2019-08-06
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件、测试其的方法和制造其的方法。所述半导体器件包括：功能电路；多个静电放电(ESD)保护电路，所述多个ESD保护电路独立于所述功能电路形成，其中，所述多个ESD保护电路均包括具有不同尺寸和电容的多个结，所述多个ESD保护电路被配置为分别在制造所述半导体器件的不同工艺中执行ESD测试；以及多个测试焊盘，所述多个测试焊盘分别连接到所述多个ESD保护电路和所述功能电路，其中，所述多个测试焊盘均被配置为接收用于所述ESD测试的测试信号。
-
公开(公告)号：CN110137144A
公开(公告)日：2019-08-16
申请号：CN201910066850.4
申请日：2019-01-24
Applicant: 三星电子株式会社
IPC: H01L23/367 , H01L23/31 , H01L21/56
Abstract: 本公开提供了具有平坦化的钝化层的半导体器件及其制造方法。一种半导体器件包括：半导体基板，被分成焊盘区域和单元区域并具有有源表面和与有源表面相反的非有源表面；多个金属线，在半导体基板的有源表面上；钝化层，在半导体基板的有源表面上；以及多个凸块，在单元区域中。钝化层包括第一钝化层和第二钝化层，该第一钝化层覆盖所述多个金属线并具有沿着所述多个金属线的排布轮廓的非平坦的顶表面，该第二钝化层在第一钝化层的非平坦的顶表面上并具有其上设置所述多个凸块的平坦化的顶表面。
-
Patent Agency Ranking
公开(公告)号：CN110047810A
公开(公告)日：2019-07-23
申请号：CN201811136358.1
申请日：2018-09-28
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L25/18
Abstract: 提供了半导体封装件以及包括其的半导体器件。半导体封装件包括下芯片、位于下芯片上的上芯片以及位于下芯片与上芯片之间的粘合剂层。下芯片具有第一硅通孔(TSV)和位于其上表面上的垫。垫分别连接到第一TSV。上芯片包括在其下表面上的凸块。凸块键合到垫。凸块的竖直中心线分别与第一TSV的竖直中心线对准。在下芯片的外围区域中，凸块的竖直中心线分别从垫的竖直中心线偏移。
-
公开(公告)号：CN111146195B
公开(公告)日：2024-08-30
申请号：CN201910719827.0
申请日：2019-08-06
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件、测试其的方法和制造其的方法。所述半导体器件包括：功能电路；多个静电放电(ESD)保护电路，所述多个ESD保护电路独立于所述功能电路形成，其中，所述多个ESD保护电路均包括具有不同尺寸和电容的多个结，所述多个ESD保护电路被配置为分别在制造所述半导体器件的不同工艺中执行ESD测试；以及多个测试焊盘，所述多个测试焊盘分别连接到所述多个ESD保护电路和所述功能电路，其中，所述多个测试焊盘均被配置为接收用于所述ESD测试的测试信号。
-
公开(公告)号：CN117917928A
公开(公告)日：2024-04-23
申请号：CN202311349604.2
申请日：2023-10-18
Applicant: 三星电子株式会社
IPC: H10B80/00 , H01L23/488
Abstract: 提供一种半导体封装件和一种存储器装置。半导体封装件包括：封装基板，其包括第一焊盘；第一存储器装置，其布置在封装基板上并且包括在竖直方向上层叠的第一半导体芯片和第二半导体芯片；以及第一芯片连接构件，其将第一半导体芯片电连接到封装基板。第一半导体芯片包括：第一单元结构；第一外围电路结构；第一接合焊盘；以及第一输入/输出焊盘，其通过第一芯片连接构件电连接到封装基板的第一焊盘。第二半导体芯片包括：第二单元结构；以及第二接合焊盘，其连接到第一接合焊盘。第一外围电路结构的一部分从第二半导体芯片的侧壁突出，以不与第二半导体芯片交叠。
-
公开(公告)号：CN110047810B
公开(公告)日：2023-05-19
申请号：CN201811136358.1
申请日：2018-09-28
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H10B80/00
Abstract: 提供了半导体封装件以及包括其的半导体器件。半导体封装件包括下芯片、位于下芯片上的上芯片以及位于下芯片与上芯片之间的粘合剂层。下芯片具有第一硅通孔(TSV)和位于其上表面上的垫。垫分别连接到第一TSV。上芯片包括在其下表面上的凸块。凸块键合到垫。凸块的竖直中心线分别与第一TSV的竖直中心线对准。在下芯片的外围区域中，凸块的竖直中心线分别从垫的竖直中心线偏移。
-
公开(公告)号：CN115966546A
公开(公告)日：2023-04-14
申请号：CN202211244826.3
申请日：2022-10-12
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/482 , H01L23/522 , H01L23/528 , H01L23/532 , H01L23/535 , H01L23/31 , H01L25/16 , H01L21/60 , H01L21/50
Abstract: 一种半导体封装件包括第一半导体芯片和第二半导体芯片，所述第一半导体芯片包括第一半导体层、穿透所述第一半导体层的第一贯通电极、连接到所述第一贯通电极的第一接合焊盘以及第一绝缘接合层，所述第二半导体芯片位于所述第一半导体芯片上并且包括第二半导体层、接合到所述第一接合焊盘的第二接合焊盘和接合到所述第一绝缘接合层的第二绝缘接合层，其中，所述第一绝缘接合层包括第一绝缘材料，所述第二绝缘接合层包括与所述第一绝缘接合层形成接合界面的第一绝缘层和位于所述第一绝缘层上的第二绝缘层，所述第一绝缘层包括与所述第一绝缘材料不同的第二绝缘材料，并且所述第二绝缘层包括与所述第二绝缘材料不同的第三绝缘材料。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.03 seconds)
