-
公开(公告)号：CN108022916B
公开(公告)日：2022-11-08
申请号：CN201711075004.6
申请日：2017-11-03
Applicant: 三星电子株式会社
IPC: H01L25/065 , H01L23/64
Abstract: 一种半导体封装包括：封装基板，具有上表面和下表面并且包括形成在上表面上的多个基板焊盘；电容器结构，布置在封装基板的上表面上并且包括半导体基板和形成在半导体基板的上表面中的至少一个去耦电容器；多个第一半导体芯片，安装在封装基板上并由电容器结构支撑；第一导电连接构件，将第一半导体芯片的芯片焊盘电连接到基板焊盘；以及第二导电连接构件，将去耦电容器的电容器焊盘电连接到基板焊盘。
-
公开(公告)号：CN109427750A
公开(公告)日：2019-03-05
申请号：CN201810628721.5
申请日：2018-06-19
Applicant: 三星电子株式会社
IPC: H01L23/552 , H01L23/31
Abstract: 本公开提供了半导体封装件。一种半导体封装件包括封装件基础衬底，封装件基础衬底包括基础层。多个连接端子位于基础层上。此外，多个电磁屏蔽端子位于所述多个连接端子周围的基础层上。半导体封装件包括封装件主体，封装件主体包括至少一个半导体芯片。半导体封装件包括位于封装件基础衬底和封装件主体上的电磁屏蔽层。
-
公开(公告)号：CN1848290A
公开(公告)日：2006-10-18
申请号：CN200610004209.0
申请日：2006-01-28
Applicant: 三星电子株式会社
CPC classification number: H05K1/181 , G11C5/00 , H01L2224/16 , H01L2924/00011 , H01L2924/00014 , H01L2924/01019 , H01L2924/01057 , H05K2201/10545 , H05K2201/10689 , Y02P70/611 , H01L2224/0401
Abstract: 本发明公开了一种内嵌式存储模块(IMM)结构，该IMM结构可以包括：印刷电路板(PCB)；在所述PCB的第一侧上的第一阵列的存储器件；在所述PCB的第二侧上的第二阵列的存储器件；至少某些所述第一阵列的存储器件设置为相对于所述PCB的参考轴而分别与所述第二阵列的位置孪生体存储器件基本重叠；以及，多条通路，所述多条通路中的至少某些通路是相应的信号路径的一部分，所述信号路径将所述第一阵列中的第一存储器件的信号引线连接到所述第二阵列中的第二存储器件的相应的信号引线，所述第二阵列中的第二存储器件与所述第二阵列中对应于所述第一存储器件的位置孪生体第三存储器件相邻。
-
公开(公告)号：CN108022916A
公开(公告)日：2018-05-11
申请号：CN201711075004.6
申请日：2017-11-03
Applicant: 三星电子株式会社
IPC: H01L25/065 , H01L23/64
Abstract: 一种半导体封装包括：封装基板，具有上表面和下表面并且包括形成在上表面上的多个基板焊盘；电容器结构，布置在封装基板的上表面上并且包括半导体基板和形成在半导体基板的上表面中的至少一个去耦电容器；多个第一半导体芯片，安装在封装基板上并由电容器结构支撑；第一导电连接构件，将第一半导体芯片的芯片焊盘电连接到基板焊盘；以及第二导电连接构件，将去耦电容器的电容器焊盘电连接到基板焊盘。
-
公开(公告)号：CN101425508B
公开(公告)日：2013-10-16
申请号：CN200810131010.3
申请日：2008-08-19
Applicant: 三星电子株式会社
CPC classification number: H01L25/0657 , H01L2224/05573 , H01L2224/13025 , H01L2224/16145 , H01L2225/06513 , H01L2225/06541 , H01L2924/15311
Abstract: 芯片堆叠封装包括利用粘着层作为中间媒介堆叠的多个芯片和穿过多个芯片形成以电连接芯片的贯通电极。贯通电极分作电源贯通电极、接地贯通电极或信号传递贯通电极。电源贯通电极和接地贯通电极由第一材料形成，例如铜，并且信号传递贯通电极由第二材料形成，例如掺杂有杂质的多晶硅。不考虑其电阻率，信号传递贯通电极可具有直径小于电源贯通电极和接地贯通电极横截面直径的横截面。
-
Patent Agency Ranking
公开(公告)号：CN100517681C
公开(公告)日：2009-07-22
申请号：CN200710000138.1
申请日：2007-01-05
Applicant: 三星电子株式会社
Inventor： 李钟周
IPC: H01L23/498 , H01L23/538 , H01L23/488
CPC classification number: H01L23/50 , H01L23/49822 , H01L23/66 , H01L2224/05001 , H01L2224/05022 , H01L2224/05024 , H01L2224/05548 , H01L2224/16225 , H01L2924/00014 , H01L2924/3011 , H01L2224/05599 , H01L2224/05099
Abstract: 本发明提供了一种封装板。该封装板包括具有前表面和后表面的板主体。第一电源焊盘、第一接地焊盘、第一信号焊盘、第一内部端焊盘和第二内部端焊盘设置在板主体的前表面上，第二电源焊盘、第二接地焊盘和第二信号焊盘设置在板主体的后表面上。第二电源焊盘、第二接地焊盘和第二信号焊盘分别与第一电源焊盘、第一接地焊盘和第一信号焊盘电连接。内部端互连线设置在板主体的体区域中或者设置在板主体的表面上。内部端互连线将第一内部端焊盘电连接到第二内部端焊盘。本发明还提供了采用该封装板的半导体封装。
-
公开(公告)号：CN109994434B
公开(公告)日：2025-01-10
申请号：CN201811005175.6
申请日：2018-08-30
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/498 , H01L23/49
Abstract: 提供了一种半导体存储器封装件。封装件包括：基底基板以及分别布置在基底基板的上表面和下表面上的芯片连接焊盘和外部连接焊盘；以及安装在基底基板上的两个半导体存储芯片，每个半导体存储芯片具有电连接到芯片连接焊盘的芯片焊盘。第一电路径从外部连接焊盘延伸到芯片中的一个芯片的第一芯片焊盘，第二电路径从该外部连接焊盘延伸到另一个芯片的第二芯片焊盘，第一电路径和第二电路径具有公共线路，并且第一电路径具有第一支线，第二电路径具有第二支线。基底基板包括从公共线路延伸的开路短截线，并且开路短截线具有开路的、未连接到另一电路径的端部。
-
公开(公告)号：CN101425508A
公开(公告)日：2009-05-06
申请号：CN200810131010.3
申请日：2008-08-19
Applicant: 三星电子株式会社
CPC classification number: H01L25/0657 , H01L2224/05573 , H01L2224/13025 , H01L2224/16145 , H01L2225/06513 , H01L2225/06541 , H01L2924/15311
Abstract: 芯片堆叠封装包括利用粘着层作为中间媒介堆叠的多个芯片和穿过芯片形成以电连接芯片的贯通电极。贯通电极分作电源贯通电极、接地贯通电极或信号传递贯通电极。电源贯通电极和接地贯通电极由第一材料形成，例如铜，并且信号传递贯通电极由第二材料形成，例如掺杂有杂质的多晶硅。不考虑其电阻率，信号传递贯通电极可具有直径小于电源贯通电极和接地贯通电极横截面直径的横截面。
-
公开(公告)号：CN100397634C
公开(公告)日：2008-06-25
申请号：CN200510081767.2
申请日：2005-06-08
Applicant: 三星电子株式会社
IPC: H01L23/482 , H01L21/60 , H01L21/28
CPC classification number: H01L24/10 , H01L21/76802 , H01L23/3114 , H01L23/525 , H01L24/13 , H01L2224/05001 , H01L2224/05022 , H01L2224/05024 , H01L2224/05548 , H01L2224/13 , H01L2224/13099 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01023 , H01L2924/01027 , H01L2924/01033 , H01L2924/01082 , H01L2924/01087 , H01L2924/014 , H01L2924/14 , H01L2924/19041 , H01L2924/30105 , H01L2924/00 , H01L2224/05599 , H01L2224/05099
Abstract: 公开了一种半导体器件封装，其包括衬底、在衬底的表面上方间隔开的第一和第二芯片焊盘和位于衬底的表面上方的绝缘层。所述绝缘层包括至少由下参考电势线支撑表面部分和上信号线支撑表面部分限定的阶梯状上表面，其中下参考电势线支撑表面部分处的绝缘层的厚度小于上信号线支撑表面部分处的绝缘层的厚度。所述封装还包括电连接到第一芯片焊盘并位于绝缘层的下参考电势支撑表面部分上的导电参考电势线，电连接到第二芯片焊盘并位于上信号线支撑表面部分上的导电信号线，以及分别电连接到导电参考电势线和导电信号线的第一和第二外部端子。
-
公开(公告)号：CN101005058A
公开(公告)日：2007-07-25
申请号：CN200710000138.1
申请日：2007-01-05
Applicant: 三星电子株式会社
Inventor： 李钟周
IPC: H01L23/498 , H01L23/538 , H01L23/488
CPC classification number: H01L23/50 , H01L23/49822 , H01L23/66 , H01L2224/05001 , H01L2224/05022 , H01L2224/05024 , H01L2224/05548 , H01L2224/16225 , H01L2924/00014 , H01L2924/3011 , H01L2224/05599 , H01L2224/05099
Abstract: 本发明提供了一种封装板。该封装板包括具有前表面和后表面的板主体。第一电源焊盘、第一接地焊盘、第一信号焊盘、第一内部端焊盘和第二内部端焊盘设置在板主体的前表面上，第二电源焊盘、第二接地焊盘和第二信号焊盘设置在板主体的后表面上。第二电源焊盘、第二接地焊盘和第二信号焊盘分别与第一电源焊盘、第一接地焊盘和第一信号焊盘电连接。内部端互连线设置在板主体的体区域中或者设置在板主体的表面上。内部端互连线将第一内部端焊盘电连接到第二内部端焊盘。本发明还提供了采用该封装板的半导体封装。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.036 seconds)
