-
Patent Agency Ranking
公开(公告)号：CN1722421A
公开(公告)日：2006-01-18
申请号：CN200510081767.2
申请日：2005-06-08
Applicant: 三星电子株式会社
IPC: H01L23/482 , H01L21/60 , H01L21/28
CPC classification number: H01L24/10 , H01L21/76802 , H01L23/3114 , H01L23/525 , H01L24/13 , H01L2224/05001 , H01L2224/05022 , H01L2224/05024 , H01L2224/05548 , H01L2224/13 , H01L2224/13099 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01023 , H01L2924/01027 , H01L2924/01033 , H01L2924/01082 , H01L2924/01087 , H01L2924/014 , H01L2924/14 , H01L2924/19041 , H01L2924/30105 , H01L2924/00 , H01L2224/05599 , H01L2224/05099
Abstract: 公开了一种半导体器件封装，其包括衬底、在衬底的表面上方间隔开的第一和第二芯片焊盘和位于衬底的表面上方的绝缘层。所述绝缘层包括至少由下参考电势线支撑表面部分和上信号线支撑表面部分限定的阶梯状上表面，其中下参考电势线支撑表面部分处的绝缘层的厚度小于上信号线支撑表面部分处的绝缘层的厚度。所述封装还包括电连接到第一芯片焊盘并位于绝缘层的下参考电势支撑表面部分上的导电参考电势线，电连接到第二芯片焊盘并位于上信号线支撑表面部分上的导电信号线，以及分别电连接到导电参考电势线和导电信号线的第一和第二外部端子。
-
公开(公告)号：CN109994434A
公开(公告)日：2019-07-09
申请号：CN201811005175.6
申请日：2018-08-30
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/498 , H01L23/49
Abstract: 提供了一种半导体存储器封装件。封装件包括：基底基板以及分别布置在基底基板的上表面和下表面上的芯片连接焊盘和外部连接焊盘；以及安装在基底基板上的两个半导体存储芯片，每个半导体存储芯片具有电连接到芯片连接焊盘的芯片焊盘。第一电路径从外部连接焊盘延伸到芯片中的一个芯片的第一芯片焊盘，第二电路径从该外部连接焊盘延伸到另一个芯片的第二芯片焊盘，第一电路径和第二电路径具有公共线路，并且第一电路径具有第一支线，第二电路径具有第二支线。基底基板包括从公共线路延伸的开路短截线，并且开路短截线具有开路的、未连接到另一电路径的端部。
-
公开(公告)号：CN102376679B
公开(公告)日：2015-12-16
申请号：CN201110243900.5
申请日：2011-08-24
Applicant: 三星电子株式会社
Inventor： 李钟周
IPC: H01L23/498 , H01L25/065 , H05K1/02 , H05K1/18
CPC classification number: H05K1/111 , H01L23/3128 , H01L23/49838 , H01L24/06 , H01L24/17 , H01L25/0657 , H01L2224/0401 , H01L2224/05552 , H01L2224/0603 , H01L2224/06051 , H01L2224/06152 , H01L2224/06154 , H01L2224/06179 , H01L2224/06517 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/1703 , H01L2224/1712 , H01L2224/17517 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06568 , H01L2924/01033 , H01L2924/01047 , H01L2924/014 , H01L2924/181 , H05K1/0271 , H05K3/3436 , H05K2201/09418 , H05K2201/09781 , H05K2201/10674 , Y02P70/611 , Y02P70/613 , H01L2924/00012 , H01L2924/00
Abstract: 本发明提供了封装基板以及包括该封装基板的倒装芯片封装。该封装基板包括绝缘基板、功能图案和主虚设图案。半导体芯片布置在绝缘基板上。功能图案形成在绝缘基板上。功能图案电连接到半导体芯片。主虚设图案沿着应力的路径形成在绝缘基板上、在功能图案外面并邻近功能图案，该应力由绝缘基板与半导体芯片的热膨胀系数之间的差异产生，从而将应力从功能图案移走。因此，应力不是集中在功能图案上。从而，防止了由应力引起对功能凸块的损伤。
-
公开(公告)号：CN102376679A
公开(公告)日：2012-03-14
申请号：CN201110243900.5
申请日：2011-08-24
Applicant: 三星电子株式会社
Inventor： 李钟周
IPC: H01L23/498 , H01L25/065 , H05K1/02 , H05K1/18
CPC classification number: H05K1/111 , H01L23/3128 , H01L23/49838 , H01L24/06 , H01L24/17 , H01L25/0657 , H01L2224/0401 , H01L2224/05552 , H01L2224/0603 , H01L2224/06051 , H01L2224/06152 , H01L2224/06154 , H01L2224/06179 , H01L2224/06517 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/1703 , H01L2224/1712 , H01L2224/17517 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06568 , H01L2924/01033 , H01L2924/01047 , H01L2924/014 , H01L2924/181 , H05K1/0271 , H05K3/3436 , H05K2201/09418 , H05K2201/09781 , H05K2201/10674 , Y02P70/611 , Y02P70/613 , H01L2924/00012 , H01L2924/00
Abstract: 本发明提供了封装基板以及包括该封装基板的倒装芯片封装。该封装基板包括绝缘基板、功能图案和主虚设图案。半导体芯片布置在绝缘基板上。功能图案形成在绝缘基板上。功能图案电连接到半导体芯片。主虚设图案沿着应力的路径形成在绝缘基板的在功能图案外面和/或邻近功能图案的部分上，该应力由绝缘基板与半导体芯片的热膨胀系数之间的差异产生，从而将应力从功能图案移走。因此，应力不是集中在功能图案上。从而，防止了由应力引起对功能凸块的损伤。
-
公开(公告)号：CN1848290B
公开(公告)日：2011-06-15
申请号：CN200610004209.0
申请日：2006-01-28
Applicant: 三星电子株式会社
CPC classification number: H05K1/181 , G11C5/00 , H01L2224/16 , H01L2924/00011 , H01L2924/00014 , H01L2924/01019 , H01L2924/01057 , H05K2201/10545 , H05K2201/10689 , Y02P70/611 , H01L2224/0401
Abstract: 本发明公开了一种内嵌式存储模块(IMM)结构，该IMM结构可以包括：印刷电路板(PCB)；在所述PCB的第一侧上的第一阵列的存储器件；在所述PCB的第二侧上的第二阵列的存储器件；至少某些所述第一阵列的存储器件设置为相对于所述PCB的参考轴而分别与所述第二阵列的位置孪生体存储器件基本重叠；以及，多条通路，所述多条通路中的至少某些通路是相应的信号路径的一部分，所述信号路径将所述第一阵列中的第一存储器件的信号引线连接到所述第二阵列中的第二存储器件的相应的信号引线，所述第二阵列中的第二存储器件与所述第二阵列中对应于所述第一存储器件的位置孪生体第三存储器件相邻。
-
-
-
-
Search Results
15
records
(took 0.032 seconds)
