公开(公告)号：CN1738056A

公开(公告)日：2006-02-22

申请号：CN200510063945.9

申请日：2005-03-30

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  申东石 ,  李化成 ,  李浩 ,  李承换

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/26506 ,  H01L21/26513 ,  H01L29/045 ,  H01L29/165 ,  H01L29/32 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659

Abstract: 本发明涉及一种晶体管及其制造方法。本发明的晶体管包括半导体衬底，其具有{100}晶面构成的第一表面、高度比第一表面低的{100}晶面构成的第二表面、以及连接第一表面与第二表面的{111}晶面构成的侧面。栅结构形成在第一表面上。外延层形成在第二表面和侧面上。杂质区邻近栅结构的两侧形成。杂质区具有{111}面构成的侧面，从而可防止杂质区之间产生的短沟道效应。

公开(公告)号：CN1725448A

公开(公告)日：2006-01-25

申请号：CN200510091369.9

申请日：2005-06-17

Applicant: 三星电子株式会社

Inventor： 申东石 ,  李化成 ,  上野哲 ,  李浩 ,  李承换

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28044 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636 ,  H01L29/66628 ,  H01L29/66772

Abstract: 一种在单晶半导体上选择性形成外延半导体层的方法及其制造的半导体器件，使用主要半导体源气体和主要蚀刻气体分别在单晶半导体和非单晶半导体图案上形成单晶外延半导体层和非单晶外延半导体层。使用选择性蚀刻气体移除非单晶外延半导体层。主要气体和选择性蚀刻气体交替和重复至少供应两次以便仅仅在单晶半导体上选择性形成具有预定厚度的升高的单晶外延半导体层。选择性蚀刻气体抑制在非单晶半导体图案上形成外延半导体层。

公开(公告)号：CN110310993A

公开(公告)日：2019-10-08

申请号：CN201910216931.8

申请日：2019-03-21

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  金俊秀 ,  李浩 ,  金灿景 ,  金会承 ,  闵在泓 ,  朴相郁 ,  宋宇彬 ,  李相遇

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/24 ,  H01L27/115

Abstract: 提供了半导体装置及其形成方法。所述半导体装置可以包括半导体基底以及位于半导体基底中的有源区域，其中，有源区域可以包括具有氧的可变原子浓度的氧化物半导体材料。第一源/漏区可以位于有源区域中，其中，第一源/漏区可以具有氧化物半导体材料中的氧的第一原子浓度。第二源/漏区可以位于与第一源/漏区分隔开的有源区域中，沟道区域可以位于第一源/漏区与第二源/漏区之间，其中，沟道区域可以具有氧化物半导体材料中的氧的第二原子浓度，氧的第二原子浓度低于氧的第一原子浓度。栅电极可以位于沟道区域上并且可以在第一源/漏区与第二源/漏区之间延伸。

公开(公告)号：CN101079422B

公开(公告)日：2012-04-18

申请号：CN200710105057.8

申请日：2007-05-22

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  李化成 ,  李浩

IPC: H01L27/092 ,  H01L27/12 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L27/092 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/7843 ,  H01L29/7848

Abstract: 提供了一种具有改善的晶体管操作特性和闪烁噪声特性的半导体器件及其制造方法。该半导体器件包括衬底，设置在所述衬底上的模拟NMOS晶体管和压缩应变沟道模拟PMOS晶体管。所述器件还包括分别覆盖所述NMOS晶体管和所述PMOS晶体管的第一蚀刻停止衬层(ESL)和第二ESL。在500Hz的频率，对于参考未应变沟道模拟NMOS和PMOS晶体管的闪烁噪声功率的所述NMOS和PMOS晶体管的闪烁噪声功率的相对测量小于1。

公开(公告)号：CN1645629A

公开(公告)日：2005-07-27

申请号：CN200510004622.2

申请日：2005-01-14

Applicant: 三星电子株式会社

Inventor： 李化成 ,  上野哲嗣 ,  柳载润 ,  李浩 ,  李承换 ,  金炫锡 ,  朴文汉

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L29/7854

Abstract: 一种至少五侧面沟道型FinFET晶体管(鳍式场效应晶体管)，其可以包括：基底；形成在所述基底上的半导体主体，所述主体的设置在长向具有其间夹一沟道区的源/漏极区域，至少所述沟道在基底上方在横贯长向的截面内具有至少五个平面表面；所述主体的沟道区上的栅极绝缘层；以及在栅极绝缘层上形成的栅极。

公开(公告)号：CN1828836B

公开(公告)日：2011-04-20

申请号：CN200610006728.0

申请日：2006-02-07

Applicant: 三星电子株式会社

Inventor： 李浩 ,  申东石 ,  李化成 ,  上野哲嗣 ,  李承焕

IPC: H01L21/20 ,  H01L21/322 ,  H01L29/02

CPC classification number: H01L21/3221 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/02573 ,  H01L21/0262 ,  H01L27/1463 ,  H01L27/14643 ,  H01L31/1804 ,  Y02E10/547 ,  Y02P70/521

Abstract: 在本发明的外延半导体衬底的制造方法的示范性实施例中，使用从化学气相沉积和分子束外延方法中选择的方法并在所述选择的方法中使用杂质源，以在半导体衬底上方生长吸杂层。在所述吸杂层上方形成外延层，且在所述外延层上可以形成半导体器件。

公开(公告)号：CN101188250B

公开(公告)日：2011-01-26

申请号：CN200710305140.X

申请日：2007-09-20

Applicant: 三星电子株式会社

Inventor： 金明宣 ,  李化成 ,  上野哲嗣 ,  李浩 ,  李智惠

IPC: H01L29/78 ,  H01L29/38 ,  H01L29/43 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/665 ,  H01L29/165 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明公开了一种半导体器件及其形成方法。该半导体器件包括堆叠在衬底上的栅绝缘体和栅电极，填充凹槽区域的源/漏图形，该凹槽区域形成在邻近于该栅电极的相对侧面处，该源/漏图形由掺杂杂质的硅-锗构成，且金属硅化锗层布置在该源/漏图形上。该金属硅化锗层电连接到该源/漏图形。在该金属硅化锗层中的锗的含量和硅的含量的总和中的锗的含量的比例低于在该源/漏图形中的锗的含量和硅的含量的总和中的锗的含量的比例。

公开(公告)号：CN101188250A

公开(公告)日：2008-05-28

申请号：CN200710305140.X

申请日：2007-09-20

Applicant: 三星电子株式会社

Inventor： 金明宣 ,  李化成 ,  上野哲嗣 ,  李浩 ,  李智惠

IPC: H01L29/78 ,  H01L29/38 ,  H01L29/43 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/665 ,  H01L29/165 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明公开了一种半导体器件及其形成方法。该半导体器件包括堆叠在衬底上的栅绝缘体和栅电极，填充凹槽区域的源/漏图形，该凹槽区域形成在邻近于该栅电极的相对侧面处，该源/漏图形由掺杂杂质的硅－锗构成，且金属硅化锗层布置在该源/漏图形上。该金属硅化锗层电连接到该源/漏图形。在该金属硅化锗层中的锗的含量和硅的含量的总和中的锗的含量的比例低于在该源/漏图形中的锗的含量和硅的含量的总和中的锗的含量的比例。

公开(公告)号：CN101079422A

公开(公告)日：2007-11-28

申请号：CN200710105057.8

申请日：2007-05-22

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  李化成 ,  李浩

IPC: H01L27/092 ,  H01L27/12 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L27/092 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/7843 ,  H01L29/7848

Abstract: 提供了一种具有改善的晶体管操作特性和闪烁噪声特性的半导体器件及其制造方法。该半导体器件包括衬底，设置在所述衬底上的模拟NMOS晶体管和压缩应变沟道模拟PMOS晶体管。所述器件还包括分别覆盖所述NMOS晶体管和所述PMOS晶体管的第一蚀刻停止衬层(ESL)和第二ESL。在500Hz的频率，对于参考未应变沟道模拟NMOS和PMOS晶体管的闪烁噪声功率的所述NMOS和PMOS晶体管的闪烁噪声功率的相对测量小于1。

公开(公告)号：CN1828836A

公开(公告)日：2006-09-06

申请号：CN200610006728.0

申请日：2006-02-07

Applicant: 三星电子株式会社

Inventor： 李浩 ,  申东石 ,  李化成 ,  上野哲嗣 ,  李承焕

IPC: H01L21/20 ,  H01L21/322 ,  H01L29/02

CPC classification number: H01L21/3221 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/02573 ,  H01L21/0262 ,  H01L27/1463 ,  H01L27/14643 ,  H01L31/1804 ,  Y02E10/547 ,  Y02P70/521

Abstract: 在本发明的外延半导体衬底的制造方法的示范性实施例中，在半导体衬底上方生长吸杂层。在所述吸杂层上方形成外延层，且在所述外延层上可以形成半导体器件。