-
公开(公告)号：CN119317118A
公开(公告)日：2025-01-14
申请号：CN202410185535.4
申请日：2024-02-19
Applicant: 三星电子株式会社
Inventor： 李全一
Abstract: 提供了存储芯片以及包括存储芯片的半导体封装件。所述存储芯片包括垂直地堆叠并且彼此电连接的单元芯片和核心‑外围芯片。所述单元芯片包括单元区域，每个所述单元区域包括存储单元层。所述核心‑外围芯片包括在第一方向上彼此相邻的核心组区域和外围区域。所述核心组区域包括沿与所述第一方向相交的第二方向按行布置的核心区域。每个所述核心区域包括：核心存储体，所述核心存储体包括核心电路；以及神经处理单元(NPU)块，所述NPU块包括NPU。
-
公开(公告)号：CN118843319A
公开(公告)日：2024-10-25
申请号：CN202410113550.8
申请日：2024-01-26
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：基板；半导体图案，所述半导体图案堆叠在所述基板上、在平行于所述基板的顶表面的第一方向上延伸、并且彼此间隔开；栅电极，所述栅电极包括在与所述第一方向交叉的第二方向上延伸的水平部分、以及与所述水平部分接触并在垂直于所述基板的所述顶表面的第三方向上延伸的竖直部分；栅极电介质层，所述栅极电介质层在所述半导体图案与所述栅电极之间；以及铁电层，所述铁电层在所述栅极电介质层与所述栅电极之间。每一个所述半导体图案包括杂质区和在所述杂质区之间的沟道区，所述竖直部分位于所述沟道区的第一侧表面上，并且所述水平部分位于所述沟道区的顶表面和底表面上。
-
公开(公告)号：CN118695610A
公开(公告)日：2024-09-24
申请号：CN202410330775.9
申请日：2024-03-22
Applicant: 三星电子株式会社
Abstract: 提供了一种三维(3D)铁电随机存取存储器(FeRAM)及其制造方法。所述3D FeRAM包括：在衬底上在垂直方向上堆叠并且在第一水平方向上彼此间隔开的半导体图案；位线，在半导体图案的第一侧表面上，在第一水平方向上延伸并且在垂直方向上彼此间隔开；第一电极，在半导体图案的第二侧表面上，并且在垂直方向和第一水平方向两者上彼此间隔开；铁电层，在第一电极上；第二电极，在铁电层上，在第一水平方向上延伸并且在垂直方向上彼此间隔开；以及字线，在两个相邻的半导体图案之间并在垂直方向上延伸。
-
公开(公告)号：CN118695592A
公开(公告)日：2024-09-24
申请号：CN202410335676.X
申请日：2024-03-22
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供集成电路器件，包括：源线，所述源线在基板上在第一水平方向上延伸；沟道层，所述沟道层在竖直方向上延伸，设置在所述源线上，并具有第一侧壁和第二侧壁；俘获层，所述俘获层在所述沟道层的第一侧壁上并包括氧化物半导体；字线，所述字线在所述俘获层的至少一个侧壁上并在与所述第一水平方向交叉的第二水平方向上延伸；栅绝缘层，所述栅绝缘层在所述俘获层的至少一个侧壁与所述字线之间；以及位线，所述位线与所述沟道层电连接并在所述第一水平方向上延伸，其中所述沟道层具有第一带隙能，和所述俘获层具有大于所述第一带隙能的第二带隙能。
-
-
Patent Agency Ranking
公开(公告)号：CN119031704A
公开(公告)日：2024-11-26
申请号：CN202410136169.3
申请日：2024-01-31
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：位线，所述位线在衬底上并且在平行于所述衬底的顶表面的第一方向上延伸；沟道图案，所述沟道图案连接到所述位线的顶表面并且在垂直于所述衬底的顶表面的第二方向上延伸；在所述沟道图案上的第一漏极图案；第一字线，所述第一字线与所述第一漏极图案的下部部分和所述沟道图案相邻；以及在所述第一漏极图案的所述第下部部分和所述第第一字线之间以及在所述沟道图案和所述第一字线之间的栅极绝缘层。所述第一漏极图案的第一材料的能带隙大于所述沟道图案的第二材料的能带隙。
-
公开(公告)号：CN117750775A
公开(公告)日：2024-03-22
申请号：CN202310546365.3
申请日：2023-05-15
Applicant: 三星电子株式会社
Abstract: 一种三维半导体存储器件，包括：衬底上的第一贯通结构，第一贯通结构布置在第一方向上；电极，与第一贯通结构相邻，并且在第一方向上沿第一贯通结构水平地延伸；以及铁电层，介于电极和第一贯通结构之间。第一贯通结构中的每一个包括：第一导电柱和第二导电柱，在第一方向上彼此间隔开；以及沟道层，从第一导电柱的侧壁延伸到第二导电柱的侧壁，沟道层介于铁电层与第一导电柱和第二导电柱之间，第一导电柱和第二导电柱在第一方向上彼此间隔开并且限定第一气隙。第一贯通结构中的相邻的第一贯通结构限定第二气隙。
-
公开(公告)号：CN117119791A
公开(公告)日：2023-11-24
申请号：CN202310586525.7
申请日：2023-05-23
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 本发明提供一种半导体器件，该半导体器件包括：第一单晶半导体图案，包括第一源极/漏极区、第二源极/漏极区以及在第一源极/漏极区和第二源极/漏极区之间的第一垂直沟道区，第二源极/漏极区在比第一源极/漏极区高的水平处；第一栅电极，面对第一单晶半导体图案的第一侧表面；第一栅极电介质层，该第一栅极电介质层包括在第一单晶半导体图案和第一栅电极之间的部分；以及互补结构，与第一单晶半导体图案的第二侧表面接触，其中互补结构包括氧化物半导体层。
-
-
公开(公告)号：CN116234310A
公开(公告)日：2023-06-06
申请号：CN202211444368.8
申请日：2022-11-18
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置。所述半导体装置包括：基底；栅极介电层，在基底上，栅极介电层在其侧表面处包括凹槽；栅电极结构，在栅极介电层上；栅极覆盖层，在栅电极结构上；以及间隔件结构，在基底上并覆盖栅极介电层的侧表面、栅电极结构的侧表面和栅极覆盖层的侧表面，间隔件结构包括第一间隔件、在第一间隔件上并覆盖凹槽的第二间隔件和在第二间隔件上的第三间隔件，第二间隔件和第三间隔件包括氮化硅。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.036 seconds)
