集成电路器件
    11.
    发明公开
    集成电路器件 审中-公开

    公开(公告)号:CN118693153A

    公开(公告)日:2024-09-24

    申请号:CN202410223345.7

    申请日:2024-02-28

    Abstract: 一种集成电路器件,包括:衬底,该衬底包括在第一水平方向上延伸的多个器件区;在多个器件区上的多个栅电极,该多个栅电极在与第一水平方向正交的第二水平方向上延伸;多个源极/漏极区,该多个源极/漏极区中的每一个源极/漏极区在多个栅电极当中的在第一水平方向上彼此相邻的一对栅电极之间,多个源极/漏极区在多个器件区的部分上;多个栅极切割区,该多个栅极切割区切割多个栅电极并在第一水平方向上延伸;以及多个接触结构,该多个接触结构包括多个接触主体部分和多个接触指部分,多个接触主体部分填充多个栅极切割区并在第一水平方向上延伸。

    半导体器件及其制造方法
    12.
    发明公开

    公开(公告)号:CN116364776A

    公开(公告)日:2023-06-30

    申请号:CN202211664988.2

    申请日:2022-12-23

    Abstract: 一种半导体器件,包括:有源图案,在第一方向上延伸;多个栅结构,在第一方向上间隔开,并包括在第二方向上延伸的栅电极;源/漏凹陷,在相邻的栅结构之间;源/漏图案,在源/漏凹陷中;源/漏接触部,连接到源/漏图案,并包括上部和源/漏图案上的下部;以及接触硅化物膜,沿源/漏接触部的下部设置在源/漏接触部与源/漏图案之间。源/漏图案包括:半导体衬膜,沿源/漏凹陷延伸并包括硅锗;半导体填充膜,在半导体衬膜上并包括硅锗;以及半导体插入膜,沿源/漏接触部的下部的侧壁延伸并包括硅锗。

    半导体器件及其制造方法
    13.
    发明公开

    公开(公告)号:CN110858563A

    公开(公告)日:2020-03-03

    申请号:CN201910782648.1

    申请日:2019-08-22

    Abstract: 提供了一种半导体器件和一种制造半导体器件的方法,该半导体器件包括:衬底,包括在第一方向上延伸的有源鳍;栅结构,在第二方向上延伸以与有源鳍相交;有源鳍上的源/漏区;源/漏区上的金属硅化物层;金属硅化物层上的填充绝缘部分,填充绝缘部分具有与金属硅化物层的一部分相连接的接触孔;金属硅化物层与填充绝缘部分之间的保护阻挡层;以及接触孔中的接触插塞,电连接到金属硅化物层的所述部分。

    集成电路装置及其制作方法

    公开(公告)号:CN108573999A

    公开(公告)日:2018-09-25

    申请号:CN201711100178.3

    申请日:2017-11-09

    Abstract: 一种集成电路装置及其制作方法。鳍型有源区在衬底上在第一水平方向上延伸。栅极线在所述鳍型有源区上在与所述第一水平方向交叉的第二水平方向上延伸。源极/漏极区在所述鳍型有源区中位于所述栅极线的一侧。绝缘盖平行于所述衬底延伸,所述栅极线及所述源极/漏极区排列在所述绝缘盖与所述衬底之间。源极/漏极触点垂直地延伸穿过所述绝缘盖,所述源极/漏极触点具有被所述绝缘盖覆盖的第一侧壁及连接到所述源极/漏极区的端部。鳍隔离绝缘单元垂直地延伸穿过所述绝缘盖而延伸到所述鳍型有源区中。所述源极/漏极区排列在所述鳍隔离绝缘单元与所述栅极线之间。

    半导体装置
    16.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN118693040A

    公开(公告)日:2024-09-24

    申请号:CN202311424265.X

    申请日:2023-10-30

    Abstract: 提供一种半导体装置,所述半导体装置包括:有源器件层,包括多个源极/漏极图案;多个绝缘层,在有源器件层上;后端制程(BEOL)结构,在所述多个绝缘层上并且被构造为将电力供应到有源器件层;中间层,在所述多个绝缘层和BEOL结构之间;以及至少一个电源过孔,在竖直方向上穿透通过中间层和所述多个绝缘层中的每个绝缘层的至少一部分。所述至少一个电源过孔电连接到BEOL结构和有源器件层。所述至少一个电源过孔的侧表面的至少一部分与中间层接触。

    半导体器件及制造其的方法

    公开(公告)号:CN113707658B

    公开(公告)日:2023-11-10

    申请号:CN202110850759.9

    申请日:2016-04-12

    Abstract: 一种半导体器件包括:衬底,具有有源图案和源极/漏极区域;栅电极,在第一方向上与有源图案交叉并在与第一方向垂直的第二方向上彼此隔开;第一接触和第二接触,分别电连接至源极/漏极区域并在第二方向上间隔开,当在平面图中观看时,源极/漏极区域和与之连接的第一接触和第二接触位于栅电极之间,第一接触中的每一个与最靠近第一接触的栅电极的相应对的相邻栅电极分别隔开第一间隔距离和第二间隔距离,第二接触中的每一个与最靠近第二接触的栅电极的相应对的相邻栅电极分别隔开第三间隔距离和第四间隔距离,第一间隔距离与第二间隔距离的比不同于第三间隔距离与第四间隔距离的比。

    半导体装置
    18.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN116435347A

    公开(公告)日:2023-07-14

    申请号:CN202310003738.2

    申请日:2023-01-03

    Abstract: 公开了一种半导体装置。该半导体装置包括:有源区,在第一方向上延伸;器件隔离层,在有源区的侧表面上并且限定有源区;栅极结构,在有源区上与有源区相交,并且在第二方向上延伸;源/漏区,在有源区凹陷在其中的区域中,在栅极结构的两侧上;第一保护层,在器件隔离层与栅极结构之间;以及掩埋互连线,在源/漏区下方,并且通过掩埋互连线的上表面连接到源/漏区中的一个。

    半导体器件及制造其的方法

    公开(公告)号:CN113707658A

    公开(公告)日:2021-11-26

    申请号:CN202110850759.9

    申请日:2016-04-12

    Abstract: 一种半导体器件包括:衬底,具有有源图案和源极/漏极区域;栅电极,在第一方向上与有源图案交叉并在与第一方向垂直的第二方向上彼此隔开;第一接触和第二接触,分别电连接至源极/漏极区域并在第二方向上间隔开,当在平面图中观看时,源极/漏极区域和与之连接的第一接触和第二接触位于栅电极之间,第一接触中的每一个与最靠近第一接触的栅电极的相应对的相邻栅电极分别隔开第一间隔距离和第二间隔距离,第二接触中的每一个与最靠近第二接触的栅电极的相应对的相邻栅电极分别隔开第三间隔距离和第四间隔距离,第一间隔距离与第二间隔距离的比不同于第三间隔距离与第四间隔距离的比。

Patent Agency Ranking