公开(公告)号：CN118693040A

公开(公告)日：2024-09-24

申请号：CN202311424265.X

申请日：2023-10-30

Applicant: 三星电子株式会社

Inventor： 朴葰颖 ,  申宪宗 ,  辛宗玟 ,  张在兰

IPC: H01L23/522 ,  H01L23/528

Abstract: 提供一种半导体装置，所述半导体装置包括：有源器件层，包括多个源极/漏极图案；多个绝缘层，在有源器件层上；后端制程(BEOL)结构，在所述多个绝缘层上并且被构造为将电力供应到有源器件层；中间层，在所述多个绝缘层和BEOL结构之间；以及至少一个电源过孔，在竖直方向上穿透通过中间层和所述多个绝缘层中的每个绝缘层的至少一部分。所述至少一个电源过孔电连接到BEOL结构和有源器件层。所述至少一个电源过孔的侧表面的至少一部分与中间层接触。

公开(公告)号：CN118412338A

公开(公告)日：2024-07-30

申请号：CN202311803297.0

申请日：2023-12-26

Applicant: 三星电子株式会社

Inventor： 朴葰颖 ,  申宪宗 ,  张在兰 ,  李斗铉

IPC: H01L23/528 ,  H01L25/16 ,  H10B80/00 ,  H01L21/60

Abstract: 集成电路装置包括：第一衬底，其具有第一表面和与第一表面相对的第二表面，并且在第一衬底中包括有源装置；BEOL结构，其设置在第一衬底的第一表面上，并且被配置为路由信号；第二衬底，其设置在第一衬底的第一表面上，且第一BEOL结构设置在第二衬底与第一衬底的第一表面之间，并且在第二衬底中包括无源装置；电力分布结构，其设置在第一衬底的第二表面上；第一接合结构，其位于第一BEOL结构上；以及第二接合结构，其设置在第一接合结构与第二衬底之间。

公开(公告)号：CN114566513A

公开(公告)日：2022-05-31

申请号：CN202111423302.6

申请日：2021-11-26

Applicant: 三星电子株式会社

Inventor： 丁英宇 ,  具俊谟 ,  金真杓 ,  朴葰颖 ,  李应揆 ,  赵廷来

IPC: H01L27/146

Abstract: 提供一种图像传感器，包括：衬底，在该衬底中包括：像素区，该像素区包括多个单元像素；光学阻挡区，位于像素区的外部；以及对准键区，位于像素区的外部，衬底具有第一表面和与第一表面相对的第二表面；在衬底的第一表面下方的互连结构；在衬底的像素区中的光电转换元件；在衬底的第二表面上的绝缘层；在像素区和对准键区中的绝缘层上的网格层；键图案层，位于设置在对准键区中的绝缘层与设置在对准键区中的网格层之间，键图案层包括突出区以对应于网格层；以及在像素区中的绝缘层和网格层上的滤色器。

公开(公告)号：CN119730368A

公开(公告)日：2025-03-28

申请号：CN202410905218.5

申请日：2024-07-08

Applicant: 三星电子株式会社

Inventor： 南瑞祐 ,  申宪宗 ,  朴葰颖 ,  李上羲

IPC: H10D84/83 ,  H10D84/03

Abstract: 一种集成电路器件包括：在衬底上沿第一水平方向延伸的鳍型有源区；面对鳍型有源区的鳍顶部的多个纳米片；在鳍型有源区上的栅极线，栅极线围绕每个纳米片并在第二水平方向上延伸；以及在鳍型有源区上的源极/漏极区。栅极线包括在纳米片堆叠上的主栅极部分、第一子栅极部分、第二子栅极部分和第三子栅极部分。第一子栅极部分在第一水平方向上的宽度大于或等于第三子栅极部分在第一水平方向上的宽度，并且第一子栅极部分的所述宽度小于第二子栅极部分在第一水平方向上的宽度。

公开(公告)号：CN118693153A

公开(公告)日：2024-09-24

申请号：CN202410223345.7

申请日：2024-02-28

Applicant: 三星电子株式会社

Inventor： 李斗铉 ,  申宪宗 ,  朴葰颖 ,  张在兰

IPC: H01L29/78 ,  H01L21/336 ,  H01L23/48

Abstract: 一种集成电路器件，包括：衬底，该衬底包括在第一水平方向上延伸的多个器件区；在多个器件区上的多个栅电极，该多个栅电极在与第一水平方向正交的第二水平方向上延伸；多个源极/漏极区，该多个源极/漏极区中的每一个源极/漏极区在多个栅电极当中的在第一水平方向上彼此相邻的一对栅电极之间，多个源极/漏极区在多个器件区的部分上；多个栅极切割区，该多个栅极切割区切割多个栅电极并在第一水平方向上延伸；以及多个接触结构，该多个接触结构包括多个接触主体部分和多个接触指部分，多个接触主体部分填充多个栅极切割区并在第一水平方向上延伸。

公开(公告)号：CN119521760A

公开(公告)日：2025-02-25

申请号：CN202410342405.7

申请日：2024-03-25

Applicant: 三星电子株式会社

Inventor： 辛宗珉 ,  申宪宗 ,  朴葰颖 ,  张在兰 ,  李上羲 ,  克尔姆·里姆 ,  韩成奎

IPC: H10D84/83 ,  H10D84/03

Abstract: 一种半导体器件，包括：下层间绝缘层；第一有源图案和第二有源图案，在下层间绝缘层上；栅电极，在第一有源图案和第二有源图案上；第一源区，在栅电极的第一侧上；第二源区，在栅电极的第二侧上；第三源区，在栅电极的第一侧上；漏区，在栅电极的第二侧上；第一接触部，与栅电极相邻，并且连接到第一源区和第三源区；第二接触部，与栅电极相邻，并且连接到第二源区；第三接触部，与栅电极相邻，并且连接到漏区；下布线层，在下层间绝缘层内部；以及通孔，将下布线层和第一接触部连接。

公开(公告)号：CN119155987A

公开(公告)日：2024-12-17

申请号：CN202410651686.4

申请日：2024-05-23

Applicant: 三星电子株式会社

Inventor： 韩成奎 ,  申宪宗 ,  朴葰颖 ,  李上羲 ,  张在兰 ,  郑旻基

IPC: H10B10/00

Abstract: 一种集成电路半导体器件，包括：基底层，包括第一表面和第二表面；栅极结构，在基底层的第一表面上；第一源漏区，在栅极结构的一侧上；第二源漏区，在栅极结构的另一侧上；第一占位部，在第一源漏区的下部中的基底层中，并且电连接到第一源漏区；第二占位部，在第二源漏区的下部中的基底层中；以及金属电力轨，在基底层的第二表面上的第一占位部和第二占位部上，并且电连接到第一占位部。

公开(公告)号：CN118899314A

公开(公告)日：2024-11-05

申请号：CN202410533945.3

申请日：2024-04-30

Applicant: 三星电子株式会社

Inventor： 辛宗玟 ,  申宪宗 ,  朴葰颖 ,  张在兰

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件可以包括支撑构件、有源区、源极区和漏极区以及栅电极。支撑构件可以包括基板绝缘层，该基板绝缘层包括分隔绝缘体和设置在分隔绝缘体之间的空间处的电源布线。有源区可以设置在电源布线上。源极区和漏极区可以与有源区相邻地设置。栅电极可以设置在有源区上。