公开(公告)号：CN118431256A

公开(公告)日：2024-08-02

申请号：CN202311147904.2

申请日：2023-09-06

Applicant: 三星电子株式会社

Inventor： 安玟柱 ,  辛宗玟

IPC: H01L29/06 ,  H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 一种半导体器件包括：衬底；有源图案，位于衬底上；第一隔离层和第二隔离层，位于有源图案之间；第一保护衬层，位于第一隔离层上；第二保护衬层，位于第二隔离层上；沟道图案，位于有源图案上；源/漏图案，位于沟道图案的两侧上；以及第一栅电极，位于第一保护衬层和第二保护衬层上方，并且围绕沟道图案，其中，第一隔离层具有第一宽度，第二隔离层具有比第一宽度宽的第二宽度，并且从衬底到第一保护衬层的第一高度大于从衬底到第二保护衬层的第二高度。

公开(公告)号：CN118899314A

公开(公告)日：2024-11-05

申请号：CN202410533945.3

申请日：2024-04-30

Applicant: 三星电子株式会社

Inventor： 辛宗玟 ,  申宪宗 ,  朴葰颖 ,  张在兰

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件可以包括支撑构件、有源区、源极区和漏极区以及栅电极。支撑构件可以包括基板绝缘层，该基板绝缘层包括分隔绝缘体和设置在分隔绝缘体之间的空间处的电源布线。有源区可以设置在电源布线上。源极区和漏极区可以与有源区相邻地设置。栅电极可以设置在有源区上。

公开(公告)号：CN119562570A

公开(公告)日：2025-03-04

申请号：CN202410574755.6

申请日：2024-05-10

Applicant: 三星电子株式会社

Inventor： 辛宗玟 ,  郑元哲 ,  申宪宗

IPC: H10D62/10 ,  H10D64/20 ,  H10D84/83 ,  H10D84/85 ,  H01L23/528 ,  H10D84/03

Abstract: 一种集成电路器件可以包括：多个器件隔离层，在第一水平方向上纵向延伸；多个间隙填充绝缘层，在第一水平方向上彼此分开布置；多个栅结构，在垂直于第一水平方向的第二水平方向上纵向延伸，并且在多个间隙填充绝缘层上；第一源/漏区和第二源/漏区，相对于第一水平方向分别设置在多个栅结构之中的第一栅结构的两侧；绝缘块，在第一源/漏区下方；以及绝缘阻挡件，在第一源/漏区与绝缘块之间。绝缘阻挡件可以覆盖第一源/漏区的下表面。

公开(公告)号：CN118507487A

公开(公告)日：2024-08-16

申请号：CN202410174213.X

申请日：2024-02-07

Applicant: 三星电子株式会社

Inventor： 辛宗玟 ,  朴俊模 ,  崔圭峰

IPC: H01L27/088 ,  H01L29/45 ,  H01L23/48 ,  H01L21/8234

Abstract: 一种集成电路器件可以包括：鳍型有源结构，在第一水平方向上伸长；纳米片堆叠，包括鳍型有源结构上的纳米片；栅极结构，在纳米片之间延伸；鳍型有源结构上的源/漏结构，位于与栅极结构相邻的位置处，并且在第一水平方向上面向纳米片堆叠；竖直分离层，包括与硅化物分离层接触的硅分离层。硅化物分离层可以在纳米片堆叠和栅极结构中的每一个与源/漏结构之间。硅分离层可以在纳米片堆叠和栅极结构中的每一个与硅化物分离层之间。源/漏结构可以包括金属。栅极结构可以包括在鳍型有源结构上围绕多个纳米片之中的至少一个纳米片的至少一个子栅极。

公开(公告)号：CN118693040A

公开(公告)日：2024-09-24

申请号：CN202311424265.X

申请日：2023-10-30

Applicant: 三星电子株式会社

Inventor： 朴葰颖 ,  申宪宗 ,  辛宗玟 ,  张在兰

IPC: H01L23/522 ,  H01L23/528

Abstract: 提供一种半导体装置，所述半导体装置包括：有源器件层，包括多个源极/漏极图案；多个绝缘层，在有源器件层上；后端制程(BEOL)结构，在所述多个绝缘层上并且被构造为将电力供应到有源器件层；中间层，在所述多个绝缘层和BEOL结构之间；以及至少一个电源过孔，在竖直方向上穿透通过中间层和所述多个绝缘层中的每个绝缘层的至少一部分。所述至少一个电源过孔电连接到BEOL结构和有源器件层。所述至少一个电源过孔的侧表面的至少一部分与中间层接触。