执行双向沟道预充电的非易失性存储器件及其编程方法

    公开(公告)号:CN114067887A

    公开(公告)日:2022-02-18

    申请号:CN202110540240.0

    申请日:2021-05-18

    Abstract: 提供了一种在编程期间执行双向沟道预充电的非易失性存储器件。非易失性存储器件的编程操作在对选定存储单元进行编程之前,对多个单元串的沟道同时执行在位线方向上的第一预充电和在源极线方向上的第二预充电,以初始化所述沟道。所述第一预充电操作通过第一串选择晶体管和第二串选择晶体管使用被施加到所述位线的第一预充电电压对所述多个单元串的所述沟道进行预充电,而所述第二预充电操作通过第一接地选择晶体管和第二接地选择晶体管使用被施加到所述源极线的第二预充电电压对所述多个单元串的所述沟道进行预充电。

    非易失性存储器装置
    12.
    发明公开

    公开(公告)号:CN112582006A

    公开(公告)日:2021-03-30

    申请号:CN202010574057.8

    申请日:2020-06-22

    Abstract: 提供了一种非易失性存储器装置,所述非易失性存储器装置包括第一半导体层、第二半导体层和控制电路。存储器单元阵列包括在第一上基底上的第一垂直结构和在第二上基底上的第二垂直结构,第一垂直结构包括第一子块,第二垂直结构包括第二子块。第二半导体层包括包含地址解码器和页缓冲器电路的下基底。第一垂直结构包括设置有一个或多个通孔的第一过孔区域,通孔穿过第一垂直结构。第一子块被布置在第一过孔区域之间,第二子块被布置在第二过孔区域之间。控制电路基于存储器块是否靠近第一过孔区域将存储器块分组为多个组,并且执行地址重映射。

    存储器件及其操作方法
    13.
    发明公开

    公开(公告)号:CN118197384A

    公开(公告)日:2024-06-14

    申请号:CN202311682926.9

    申请日:2023-12-08

    Inventor: 崔容赫 金承范

    Abstract: 一种存储器件包括:分别地与字线连接的存储器单元;与第一接地选择线连接的、被编程为具有第一阈值电压的第一接地选择晶体管;与第二接地选择线连接的、被编程为具有不同于第一阈值电压的第二阈值电压的第二接地选择晶体管;以及控制电路,被配置为:基于第一接地选择晶体管中的至少一个第一接地选择晶体管中的每个的阈值电压大于预定的第一标准,控制对该至少一个第一接地选择晶体管中的每个执行擦除操作;和基于完成对该至少一个第一接地选择晶体管的擦除操作,控制第二接地选择晶体管中的每个的阈值电压与预定的第二标准进行比较。

    存储器件及其操作方法
    14.
    发明公开

    公开(公告)号:CN118197371A

    公开(公告)日:2024-06-14

    申请号:CN202311684593.3

    申请日:2023-12-08

    Abstract: 一种存储器件,包括在位线和公共源极线之间的字线区域。字线区域包括多个堆叠。字线区域中的第一区域包括第一堆叠,具有第一电阻值;字线区域中的第二区域包括第二堆叠,具有第二电阻值,其中,第二电阻值与第一电阻值不同;第三区域包括第三堆叠,具有与第一电阻值不同的第三电阻值;并且处理器被配置为控制第一区域、第二区域和第三区域的恢复顺序。

    具有多堆叠存储块的非易失性存储器件及其操作方法

    公开(公告)号:CN116110462A

    公开(公告)日:2023-05-12

    申请号:CN202211283578.3

    申请日:2022-10-19

    Abstract: 一种具有多堆叠存储块的非易失性存储器件包括:存储单元阵列,被划分为沿着竖直方向设置的多个存储器堆叠;以及控制电路,被配置为执行多个存储器堆叠的沟道电压均衡操作,其中,堆叠间部分位于多个存储器堆叠之间,并且沟道孔穿过多个存储器堆叠中的每一个的字线。控制电路将多个存储器堆叠中的每一个的字线中的与堆叠间部分相邻的一些字线确定为堆叠间字线,并且根据堆叠间字线的沟道孔的尺寸不同地控制用于向堆叠间字线施加通过电压的设置时间点或用于向堆叠间字线施加地电压的恢复时间点。

    非易失性存储器设备和在非易失性存储器中编程的方法

    公开(公告)号:CN114496041A

    公开(公告)日:2022-05-13

    申请号:CN202111239284.6

    申请日:2021-10-25

    Abstract: 一种非易失性存储器设备包括至少一个存储器块和控制电路。该至少一个存储器块包括多个单元串,每个单元串包括串选择晶体管、多个存储器单元和接地选择晶体管。该控制电路通过下列方式控制程序操作:在程序循环的位线设置时段期间,将多个单元串的通道预充电至第一电压;在程序循环的程序执行时段期间,将程序电压施加到多个单元串的选定字线;以及在将多个单元串的选定字线和未选定字线的电压恢复到小于接地电压的负电压之后,在程序循环的恢复时段期间,将选定字线和未选定字线的电压恢复到大于接地电压的第二电压。

    存储系统及操作其的方法
    17.
    发明公开

    公开(公告)号:CN112447236A

    公开(公告)日:2021-03-05

    申请号:CN202010516752.9

    申请日:2020-06-09

    Abstract: 一种存储设备、存储系统和/或操作该存储系统的方法,包括:使用处理电路测量在非易失性存储器(NVM)中包括的存储器组的擦除编程间隔(EPI),所述EPI是从存储器组的擦除时间点到编程时间点的时间段;使用处理电路基于存储在存储器组的每个存储单元中的数据位数确定多个编程模式;使用处理电路基于测量的存储器组的EPI从多个编程模式中选择存储器组的编程模式;以及使用处理电路对应于选择的编程模式对存储器组执行编程操作。

    存储器装置
    18.
    发明公开

    公开(公告)号:CN110970065A

    公开(公告)日:2020-04-07

    申请号:CN201910573771.2

    申请日:2019-06-28

    Abstract: 提供了一种存储器装置,所述存储器装置包括:第一存储器单元和与第一存储器单元不同的第二存储器单元,其中,第一存储器单元和第二存储器单元包括在同一个存储器块中;第一字线,连接到第一存储器单元;第二字线,与第一字线不同,连接到第二存储器单元;地址解码器,将擦除电压和与擦除电压不同的禁止电压中的一个施加到第一字线和第二字线中的每条;以及控制逻辑,使用地址解码器来控制对存储器块的擦除操作,其中,当执行对存储器块的擦除操作时,在施加擦除电压之后将禁止电压施加到第一字线,并且在施加禁止电压之后将擦除电压施加到第二字线。

Patent Agency Ranking