公开(公告)号：CN114156278A

公开(公告)日：2022-03-08

申请号：CN202111431970.3

申请日：2017-01-06

Applicant: 三星电子株式会社

Inventor： 郑夛恽 ,  李星勋 ,  尹石重 ,  朴玄睦 ,  申重植 ,  尹永培

IPC: H01L27/11578 ,  H01L27/11568 ,  H01L27/11573

Abstract: 提供了制造三维(3D)半导体存储器件的方法。该方法可以包括：在包括单元阵列区和连接区的基板上形成薄层结构；形成第一掩模图案；使用第一掩模图案作为蚀刻掩模执行第一蚀刻工艺以蚀刻薄层结构；执行减小第一掩模图案的面积的第一修整工艺；交替地且重复地执行第一蚀刻工艺和第一修整工艺以在连接区上形成上结构；形成第二掩模图案；使用第二掩模图案作为蚀刻掩模执行第二蚀刻工艺以蚀刻薄层结构和上结构；执行减小第二掩模图案的面积的第二修整工艺；以及交替地且重复地执行第二蚀刻工艺和第二修整工艺以在上结构下方形成多个中间结构。

公开(公告)号：CN107017263B

公开(公告)日：2021-12-28

申请号：CN201710032615.6

申请日：2017-01-16

Applicant: 三星电子株式会社

Inventor： 尹石重 ,  李俊熙 ,  曹盛纯

IPC: H01L27/11551 ,  H01L27/11578

Abstract: 本发明涉及垂直存储器件及其制造方法。一种垂直存储器件可以包括：多个字线，其在第一方向上间隔开，其每个在垂直于第一方向的第二方向上延伸并且在垂直于第一方向和第二方向的第三方向上具有第一宽度；虚设字线，其在最上字线的上方，包括开口并且具有它的在第三方向上有第一宽度的一部分；第一串选择线(SSL)和第二串选择线(SSL)，其在虚设字线上方，第一SSL和第二SSL沿第一方向在基本相同级处，第一SSL和第二SSL的每个在第三方向上具有比第一宽度更小的第二宽度；以及多个垂直沟道结构，其每个穿过字线、虚设字线以及第一SSL和第二SSL中的一个。

公开(公告)号：CN106992181B

公开(公告)日：2021-12-17

申请号：CN201611179008.4

申请日：2016-12-19

Applicant: 三星电子株式会社

Inventor： 李星勋 ,  尹石重 ,  李昌燮 ,  曹盛纯 ,  韩智勋

IPC: H01L27/11556 ,  H01L27/11582

Abstract: 本发明公开了三维(3D)半导体器件，其中一种3D半导体器件包括包含层叠在基板上的第一叠层和第二叠层的叠层结构。第一叠层和第二叠层的每个包括第一电极和在第一电极上的第二电极。第一叠层的第二电极的侧壁与第二叠层的第二电极的侧壁水平地间隔开第一距离。在第一叠层和第二叠层的每个中，第一电极的侧壁与第二电极的侧壁水平地间隔开第二距离。第二距离小于第一距离的一半。

公开(公告)号：CN107039457B

公开(公告)日：2021-11-30

申请号：CN201710011121.X

申请日：2017-01-06

Applicant: 三星电子株式会社

Inventor： 郑夛恽 ,  李星勋 ,  尹石重 ,  朴玄睦 ,  申重植 ,  尹永培

IPC: H01L27/11578 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11551 ,  H01L27/11521 ,  H01L27/11526

Abstract: 提供了三维(3D)半导体存储器件及其制造方法。3D半导体存储器件可以包括：基板，包括单元阵列区和连接区；下层叠结构，包括竖直地层叠在基板上的多个下电极，下层叠结构具有在连接区上在第一方向上延伸的第一阶梯结构以及在连接区上在基本上垂直于第一方向的第二方向上延伸的第二阶梯结构；以及多个中间层叠结构，竖直地层叠在下层叠结构上。每个中间层叠结构包括竖直地层叠的多个中间电极并且在连接区上具有在第二方向上延伸的第三阶梯结构。每个中间层叠结构暴露设置在其下面的中间层叠结构的第三阶梯结构。

公开(公告)号：CN112366206A

公开(公告)日：2021-02-12

申请号：CN202011291354.8

申请日：2017-01-06

Applicant: 三星电子株式会社

Inventor： 郑夛恽 ,  李星勋 ,  尹石重 ,  朴玄睦 ,  申重植 ,  尹永培

IPC: H01L27/11578 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11551 ,  H01L27/11521 ,  H01L27/11526

Abstract: 提供了三维(3D)半导体存储器件及其制造方法。3D半导体存储器件可以包括：基板，包括单元阵列区和连接区；下层叠结构，包括竖直地层叠在基板上的多个下电极，下层叠结构在连接区上具有在第一方向上延伸的第一阶梯结构和在基本上垂直于第一方向的第二方向上延伸的第二阶梯结构；以及多个中间层叠结构，竖直地层叠在下层叠结构上。每个中间层叠结构包括竖直地层叠的多个中间电极并且在连接区上具有在第二方向上延伸的第三阶梯结构和在第一方向上延伸的第四阶梯结构。相对于基板的顶表面，第一阶梯结构的斜坡具有第一倾斜角，第二阶梯结构的斜坡具有基本上等于第一倾斜角的第二倾斜角，第四阶梯结构的斜坡具有不同于第一倾斜角的第三倾斜角。

公开(公告)号：CN107039457A

公开(公告)日：2017-08-11

申请号：CN201710011121.X

申请日：2017-01-06

Applicant: 三星电子株式会社

Inventor： 郑夛恽 ,  李星勋 ,  尹石重 ,  朴玄睦 ,  申重植 ,  尹永培

IPC: H01L27/11578 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11551 ,  H01L27/11521 ,  H01L27/11526

CPC classification number: H01L27/11578 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11568 ,  H01L27/11573

Abstract: 提供了三维(3D)半导体存储器件及其制造方法。3D半导体存储器件可以包括：基板，包括单元阵列区和连接区；下层叠结构，包括竖直地层叠在基板上的多个下电极，下层叠结构具有在连接区上在第一方向上延伸的第一阶梯结构以及在连接区上在基本上垂直于第一方向的第二方向上延伸的第二阶梯结构；以及多个中间层叠结构，竖直地层叠在下层叠结构上。每个中间层叠结构包括竖直地层叠的多个中间电极并且在连接区上具有在第二方向上延伸的第三阶梯结构。每个中间层叠结构暴露设置在其下面的中间层叠结构的第三阶梯结构。

公开(公告)号：CN106910742A

公开(公告)日：2017-06-30

申请号：CN201611067114.3

申请日：2016-11-23

Applicant: 三星电子株式会社

Inventor： 尹石重 ,  李星勋 ,  韩智勋 ,  郑容沅 ,  曹盛纯

IPC: H01L27/115 ,  H01L27/11578

CPC classification number: H01L23/5283 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/5226 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/115

Abstract: 提供一种垂直存储器装置及其制造方法。所述装置可以包括栅极线结构，栅极线结构包括在第一方向上堆叠并在第二方向上延伸的栅极线。所述装置也可以包括第一台阶图案结构和第二台阶图案结构，第一台阶图案结构包括从栅极线延伸的延伸栅极线并包括第一台阶层，第二台阶图案结构接触第一台阶图案结构，包括延伸栅极线并包括第二台阶层。第n个延伸栅极线(n为偶数)可以设置在每一个第一台阶层的上部处，第n‑1个延伸栅极线可以设置在每一个第二台阶层的上部处。第n‑1个延伸栅极线的暴露部中的每一个用作焊盘区，焊盘区具有不同的面积。