公开(公告)号：CN116092554A

公开(公告)日：2023-05-09

申请号：CN202211171080.8

申请日：2022-09-23

Applicant: 三星电子株式会社

Inventor： 安贤雅 ,  俞昌植 ,  朴珍宽 ,  尹声雨

IPC: G11C11/56

Abstract: 一种多路选择器包括：第一反相器，所述第一反相器用于接收第一数据并使所述第一数据反相；第二反相器，所述第二反相器用于接收第二数据并使所述第二数据反相；以及第一驱动器，所述第一驱动器连接到所述第一反相器的输出端并且连接到所述第二反相器的输出端。所述第一驱动器被配置为输出所述第一数据或所述第二数据作为输出数据。

公开(公告)号：CN115691593A

公开(公告)日：2023-02-03

申请号：CN202210852607.7

申请日：2022-07-20

Applicant: 三星电子株式会社

Inventor： 崔宰珉 ,  金用勋 ,  郑在祐 ,  金经纶 ,  成侑昶 ,  俞昌植

IPC: G11C7/22 ,  G11C7/10

Abstract: 提供半导体装置和包括该半导体装置的存储器系统。半导体装置包括：多个焊盘，其连接到使用具有不同相位的第一时钟信号至第四时钟信号接收数据信号的存储器装置；数据发送/接收电路，其将数据信号输出到多个焊盘中的多个数据焊盘并从多个数据焊盘接收数据信号，并且包括调整数据信号的相位的数据延迟单元；时钟输出电路，其将第一时钟信号至第四时钟信号输出到多个焊盘中的多个时钟焊盘，并且包括调整第一时钟信号至第四时钟信号的相位的第一时钟延迟单元至第四时钟延迟单元；以及控制器，其调整第一时钟延迟单元至第四时钟延迟单元和数据延迟单元中的至少一个的延迟量，使得第一时钟信号至第四时钟信号中的每一个在存储器装置中与数据信号对齐。

公开(公告)号：CN115347892A

公开(公告)日：2022-11-15

申请号：CN202210306118.1

申请日：2022-03-25

Applicant: 三星电子株式会社

Inventor： 崔在珉 ,  金用勳 ,  白真赫 ,  成侑昶 ,  俞昌植 ,  任政燉

IPC: H03K19/003 ,  H03K19/0185

Abstract: 公开了用于补偿电源电压变化的接口电路及其操作方法。所述接口电路包括：缓冲电路，被配置为接收输入信号并生成具有延迟时间的输出信号，延迟时间基于偏置电流的电流电平和电源电压的电压电平被确定；以及偏置生成电路，被配置为改变偏置控制电压的电压电平，从而通过补偿电源电压的电压电平的变化而使延迟时间恒定，偏置生成电路还被配置为将偏置控制电压提供给缓冲电路。

公开(公告)号：CN1380607A

公开(公告)日：2002-11-20

申请号：CN01138694.0

申请日：2001-12-28

Applicant: 三星电子株式会社

Inventor： 俞昌植 ,  庆桂显

IPC: G06F12/00 ,  G06F12/08

CPC classification number: G11C7/106 ,  G11C7/1006 ,  G11C7/1039 ,  G11C7/1051 ,  G11C2207/107

Abstract: 一种用于预取数据的存储器件,此存储器件具有一个存储单元阵列,它带有本地读出放大器,用来接收从存储单元阵列里所预取的数据比特。此存储器件还包括一个串化器,以及把本地读出放大器连接到串化器的数据路径。转接器插入到数据路径的两级之间,它们可以把数据比特从一条数据路径转移到另一条数据路径。优选地,它们做为两级之间的门的一部分而完成上述工作,而这些级则受内部时钟信号的控制。照这样,排序是分散在数据路径里的,因而对数据的速率没有限制。再者,所使用的空间基本上保持最小。

公开(公告)号：CN113541734B

公开(公告)日：2025-02-25

申请号：CN202110392948.6

申请日：2021-04-13

Applicant: 三星电子株式会社 ,  汉阳大学校产学协力团

Inventor： 金敬镐 ,  俞昌植 ,  金勍民

IPC: H04B3/32 ,  H04B3/02 ,  H04L1/00

Abstract: 公开了一种包括编码器和发送接口电路的发送器。编码器接收数据比特并基于数据比特的数量来生成转换比特，转换比特的数量大于数据比特的数量。编码器检测转换比特的风险图案以生成检测数据，并且基于检测数据将风险图案转换为替换图案以生成码比特，码比特的数量等于转换比特的数量。

公开(公告)号：CN119495329A

公开(公告)日：2025-02-21

申请号：CN202411128594.4

申请日：2024-08-16

Applicant: 三星电子株式会社

Inventor： 金基兴 ,  俞昌植 ,  任政燉 ,  黄炯烈

IPC: G11C7/10 ,  G11C7/06 ,  G11C8/08 ,  G11C8/10 ,  G11C8/20 ,  G11C7/24

Abstract: 一种存储器件包括至少一个存储体，该至少一个存储体至少包括沿字线方向设置的第一子存储体和第二子存储体。第一子存储体可以包括与多条第一字线连接并存储正常数据的正常数据区域，第二子存储体可以包括与多条第二字线连接并存储与正常数据相对应的元数据的元数据区域，多条第一字线可以与多条第二字线相匹配以形成多个字线对，并且第一子存储体和第二子存储体可以共享行锤区域，该行锤区域存储对多个字线对的访问次数。

公开(公告)号：CN118632525A

公开(公告)日：2024-09-10

申请号：CN202410263395.8

申请日：2024-03-08

Applicant: 三星电子株式会社

Inventor： 李珍娥 ,  吴世一 ,  白寅硕 ,  俞昌植

IPC: H10B12/00

Abstract: 一种集成电路器件包括：基板，包括单元阵列区域和外围电路区域；第一离子注入区域，在外围电路区域中位于基板的上部中，第一离子注入区域具有在第一水平方向上延伸并穿过第一离子注入区域的多个线沟槽；多个下电容器电介质膜，每个下电容器电介质膜配置为分别覆盖相应线沟槽的内壁；多条掩埋导电线，每条部分地填充相应线沟槽并且每条设置在相应下电容器电介质膜上；多个第一下电容器接触，每个与相应掩埋导电线接触；以及多个第二下电容器接触，与第一离子注入区域接触。

公开(公告)号：CN117037868A

公开(公告)日：2023-11-10

申请号：CN202310518496.0

申请日：2023-05-09

Applicant: 三星电子株式会社

Inventor： 金晓昌 ,  俞昌植

IPC: G11C7/22 ,  G11C29/02

Abstract: 一种存储器包括：DC转换电路，被配置为接收具有第一脉冲的第一边沿触发相位信号、以及具有第二脉冲的第二边沿触发相位信号，每个第一脉冲从多相时钟的第一相位信号的上升沿延伸到多相时钟的第二相位信号的稍后的上升沿，每个第二脉冲从第二相位信号的上升沿延伸到第一相位信号的稍后的上升沿，并且输出与第一边沿触发相位信号相对应的第一电压和与第二边沿触发相位信号相对应的第二电压；比较器，被配置为将第一电压与第二电压进行比较；控制逻辑，被配置为生成与来自比较器的输出值相对应的控制码；以及延迟单元，被配置为根据控制码来延迟第二相位信号。

公开(公告)号：CN115250122A

公开(公告)日：2022-10-28

申请号：CN202210416821.8

申请日：2022-04-20

Applicant: 三星电子株式会社

Inventor： 俞昌植 ,  安贤雅

IPC: H03M9/00

Abstract: 提供了一种串行器和存储器装置。该串行器包括：数据输入电路，其被配置为并行地接收N个数据，其中，N为偶数；数据连接电路，其被配置为按照不同的布置接收具有不同的相位的内部时钟信号；以及数据输出电路，其被配置为在内部时钟信号中的每一个的单个周期中依次输出N个数据，其中，数据连接电路响应于内部时钟信号操作数据输出电路，使得数据输出电路在单个周期中的启用时段中输出N个数据中的对应的数据，并且在单个周期中的禁用时段中具有高阻抗状态。

公开(公告)号：CN113568778A

公开(公告)日：2021-10-29

申请号：CN202110472997.0

申请日：2021-04-29

Applicant: 三星电子株式会社 ,  汉阳大学校产学协力团

Inventor： 金敬镐 ,  俞昌植 ,  林伯镇

IPC: G06F11/14 ,  G06F1/06

Abstract: 一种数据发送和接收系统，包括：第一设备，包括被配置为对行数据进行编码以生成预编码数据的编码器、以及被配置为通过传输信道发送预编码数据的发送器；以及第二设备，包括：积分器，被配置为对预编码数据执行积分；包括多个采样器的积分采样器，被配置为基于偏移值和积分器的输出值来输出采样数据；解码器，被配置为对一些采样器的输出进行解码以生成解码的数据；以及相位检测器，被配置为基于解码的数据和所述采样器中的另一个采样器的输出来检测预编码数据和时钟之间的相位差。