公开(公告)号：CN102683178A

公开(公告)日：2012-09-19

申请号：CN201210175117.4

申请日：2012-05-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 姜海涛 ,  薛忠营 ,  狄增峰 ,  张苗 ,  郭庆磊 ,  戴家赟

IPC: H01L21/02 ,  H01L29/06

Abstract: 本发明提供一种绝缘体上半导体及其制备方法，先在第一Si衬底上的第一SiO2层刻出多个孔道，然后选择性外延Ge、SixGeyCzSn1-x-y-z、III-V族等半导体材料，填充所述孔道并形成半导体层，以获得性能优异的半导体层，在所述半导体层表面键合具有第二SiO2层的第二Si衬底，然后去除所述Si衬底并去除所述SiO2，接着填充PMMA，并在所得结构的下表面键合具有第三SiO2层的第三Si衬底，退火使PMMA膨胀以剥离上述结构，该剥离工艺简单，有利于节约成本，最后进行抛光以完成所述绝缘体上半导体的制备。本发明与现有的半导体技术兼容；通过选择性外延可降低半导体层的缺陷，有利于绝缘体上半导体性能的提高；通过PMMA退火膨胀剥离的工艺简单，有利于节约成本。本发明适用于工业生产。

公开(公告)号：CN101901754B

公开(公告)日：2012-08-08

申请号：CN201010211448.X

申请日：2010-06-25

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  张正选 ,  邹世昌 ,  陈明 ,  毕大炜 ,  武爱民 ,  王湘 ,  李显元 ,  张苗 ,  王曦 ,  林成鲁

IPC: H01L21/20 ,  H01L21/762

Abstract: 发明提供了一种在绝缘层中嵌入纳米晶的半导体材料制备方法，包括如下步骤：提供支撑衬底与器件衬底；在支撑衬底或器件衬底的表面生长绝缘层；在绝缘层中注入纳米晶改性离子；通过绝缘层将支撑衬底与器件衬底键合在一起；实施键合后的退火加固。本发明的优点在于，通过对工艺顺序的巧妙调整，在不影响其他工艺的前提下，将形成纳米晶所采用的离子注入的步骤调整在键合之前实施的，从而不会影响到器件层的晶格完整性，提高了所制备的SOI材料的晶体质量。

公开(公告)号：CN102468124A

公开(公告)日：2012-05-23

申请号：CN201010532645.1

申请日：2010-11-04

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  张波 ,  薛忠营 ,  王曦

IPC: H01L21/02 ,  H01L21/28 ,  H01L21/283 ,  C30B25/18 ,  C30B33/02

CPC classification number: C30B29/52 ,  C30B1/00 ,  H01L21/28518 ,  H01L29/165 ,  H01L29/456

Abstract: 本发明公开了一种利用Al插入层外延生长NiSiGe材料的方法，该方法包括在SiGe层表面淀积一层Al薄膜，并在Al薄膜上淀积出一Ni层，然后进行退火工艺，使Ni层与SiGe层的SiGe材料进行反应，生成NiSiGe材料。因为Al插入层的阻挡作用，NiSiGe层具有单晶结构，和SiGe衬底的界面很平整，可以达到0.3nm，可以大幅度提高界面的性质。

公开(公告)号：CN101901753B

公开(公告)日：2012-05-23

申请号：CN201010211396.6

申请日：2010-06-25

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  王湘 ,  杨建 ,  张苗 ,  王曦 ,  林成鲁

IPC: H01L21/20 ,  H01L21/762

Abstract: 一种带有绝缘埋层的厚膜材料的制备方法，包括如下步骤：提供一支撑衬底；采用研磨减薄工艺修正所述支撑衬底，以减小衬底的总厚度偏差；抛光支撑衬底表面以降低粗糙度；将支撑衬底与器件层衬底通过一绝缘层键合在一起；将器件层衬底减薄至其厚度与最终器件层目标厚度差的范围是1μm至10μm；抛光减薄后的器件层衬底。本发明的优点在于，通过引入衬底修正的方法对支撑衬底的均匀性进行修正，以提高最终衬底的顶层半导体层的厚度均匀性。

公开(公告)号：CN102347267A

公开(公告)日：2012-02-08

申请号：CN201110324597.1

申请日：2011-10-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  陈达 ,  狄增峰 ,  母志强 ,  王刚

IPC: H01L21/762 ,  H01L29/10

Abstract: 本发明提供一种利用超晶格结构材料制备的高质量SGOI及其制备方法，首先在一衬底上按周期交替生长Ge层（Si层）与Si1-xGex层形成超晶格结构，然后再低温生长Si1-mGem材料，控制此外延层的厚度，使其小于临界厚度。紧接着对样品进行退火或离子注入加退火处理，使顶层的Si1-mGem材料弛豫。最后采用智能剥离的方法将顶层的Si1-mGem及超晶格结构转移到SiO2/Si结构的支撑材料上，形成多层材料。使用研磨或CMP的方法制备高质量的SGOI。由此，利用超晶格结构材料，我们制备出高质量、低成本、低缺陷、厚度可控的SGOI。

公开(公告)号：CN102290369A

公开(公告)日：2011-12-21

申请号：CN201110282849.9

申请日：2011-09-22

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  陈达 ,  卞剑涛 ,  姜海涛 ,  薛忠营

IPC: H01L21/762

Abstract: 本发明提供一种薄GOI晶片及其制备方法，本发明采用高低温生长Ge薄膜的方法，使穿透位错等缺陷被限制在一个薄层内，并结合SmartCut技术，实现了一种顶层Ge薄膜厚度几十纳米至上百纳米可控的GOI衬底的制备，该GOI衬底结合了Ge材料和SOI材料的双重特点，所形成的器件具有载流子迁移率高、寄生电容低、耐辐射效应强及简化器件隔离等特点，并且通过本方法可以制备出带有应变或完全弛豫的GOI层，以满足不同器件的需要。本发明的制备方法工艺简单，可用于大规模的工业生产。

公开(公告)号：CN101719500B

公开(公告)日：2011-09-21

申请号：CN200910199722.3

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L29/16

CPC classification number: H01L27/1203 ,  H01L21/823807 ,  H01L21/84 ,  H01L27/0688 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明公开了一种混合材料反型模式全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为n型Ge材料，所述的第二沟道为p型Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用混合材料的沟道、跑道形全包围栅结构、高介电常数栅介质和金属栅，具备高载流子迁移率，可避免多晶硅栅耗尽及短沟道效应等。

公开(公告)号：CN102130037A

公开(公告)日：2011-07-20

申请号：CN201010607936.2

申请日：2010-12-27

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  王中党 ,  叶斐 ,  曹共柏 ,  林成鲁 ,  张苗 ,  王曦

IPC: H01L21/762 ,  H01L21/48

Abstract: 一种采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法，包括如下步骤：提供器件衬底与支撑衬底；在器件衬底的表面形成绝缘层；热处理器件衬底，从而在所述器件衬底的表面形成洁净区域；将带有绝缘层的器件衬底与支撑衬底键合，使绝缘层夹在器件衬底与支撑衬底之间；对键合界面实施退火加固，使键合界面的牢固程度能够满足后续倒角研磨、减薄以及抛光工艺的要求；对键合后的器件衬底实施倒角研磨、减薄以及抛光。本发明的优点在于，在键合前采用吸杂工艺对器件衬底进行处理，表面形成洁净区域，随后将该洁净区域转移到另一片支撑衬底之上，得到具有高晶体质量的键合材料。

公开(公告)号：CN101710584B

公开(公告)日：2011-05-11

申请号：CN200910199723.8

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/16 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L21/845 ,  H01L21/823807 ,  H01L21/823821 ,  H01L27/1211 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明公开了一种混合材料积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为Ge材料，所述的第二沟道为Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，增大了沟道横截面积，提高了器件的驱动电流而同时又保持器件的电完整性，并可避免多晶硅栅耗尽及短沟道效应。

公开(公告)号：CN101958238A

公开(公告)日：2011-01-26

申请号：CN201010223192.4

申请日：2010-07-09

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 张苗 ,  张波 ,  王曦 ,  薛忠营 ,  魏星 ,  武爱民

IPC: H01L21/02 ,  H01L21/20 ,  H01L21/306

Abstract: 本发明涉及一种制备悬空应变材料的方法，其特征在于制备的步骤是：a)提供一层具有各向异性腐蚀特性的半导体衬底材料；b)在步骤a所述的半导体材料上外延生长一层晶格常数比衬底材料大的晶体材料，外延的晶体材料层的厚度控制在临界厚度之内；c)接着在衬底材料底部上涂光刻胶，曝光刻蚀出所需的图形；d)对衬底材料进行湿法刻蚀，放入到KOH或TMAH溶液中，刻蚀到外延的晶体材料处自动停止；e)将步骤d所得材料进行退火工艺，使外延晶体材料中应力完全释放；退火温度为300-1000℃；f)退火后在图形上外延淀积晶体层，使晶体层受压应力或张应力；g)腐蚀移除晶体材料，从而制得悬空的应变材料，制备出的悬空材料中不存在应力释放，也即制备出的悬空材料无应力释放。