-
公开(公告)号：CN102290369B
公开(公告)日：2013-12-04
申请号：CN201110282849.9
申请日：2011-09-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种薄GOI晶片及其制备方法，本发明采用高低温生长Ge薄膜的方法，使穿透位错等缺陷被限制在一个薄层内，并结合SmartCut技术，实现了一种顶层Ge薄膜厚度几十纳米至上百纳米可控的GOI衬底的制备，该GOI衬底结合了Ge材料和SOI材料的双重特点，所形成的器件具有载流子迁移率高、寄生电容低、耐辐射效应强及简化器件隔离等特点，并且通过本方法可以制备出带有应变或完全弛豫的GOI层，以满足不同器件的需要。本发明的制备方法工艺简单，可用于大规模的工业生产。
-
公开(公告)号：CN103295964A
公开(公告)日：2013-09-11
申请号：CN201210046230.2
申请日：2012-02-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/8238 , H01L21/762 , H01L21/336 , H01L29/06 , H01L29/04 , H01L29/10
CPC classification number: H01L21/84 , H01L21/76224 , H01L21/823807 , H01L21/823814 , H01L21/823857 , H01L21/823878 , H01L27/1203 , H01L27/1207
Abstract: 本发明提供一种基于混合晶向SOI及沟道应力的器件系统结构及制备方法。根据本发明的制备方法，首先制备（100）/（110）全局混晶SOI结构；接着，在全局混晶SOI结构上依次外延弛豫的锗硅层和应变硅层后，再形成（110）外延图形窗口，并在（110）外延图形窗口处外延（110）硅层及非弛豫的锗硅层后，使图形化混晶SOI结构表面平坦化，接着再形成隔离器件的隔离结构，最后在（110）衬底部分制备P型高压器件结构、在（100）衬底部分制备N型高压器件结构和/或低压器件结构，由此可有效提高各器件的载流子迁移率，改善高压器件的Rdson，提高各器件性能，有利于进一步提高集成度、降低功耗。
-
公开(公告)号：CN103208413A
公开(公告)日：2013-07-17
申请号：CN201210008202.1
申请日：2012-01-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明提供一种可控硅纳米线阵列的制备方法，采用晶向相同的两硅衬底，进行小角度键合形成方形网格状分布的螺旋位错，由于位错引起硅表面应力分布不均，所以利用应力优先刻蚀，对这种网格分布的螺旋位错线所影响的垂向对应的区域进行刻蚀，形成正方形网格状的图形化硅岛，最后采用银催化化学腐蚀在这一图形化衬底上制备纳米线阵列。采用本发明制备的硅纳米线阵列具有很高的可控性和可靠性，纳米线阵列的分布通过硅硅小角度键合进行控制，可达到较高的精度。本发明制备方法工艺简单，效果显著，且兼容于一般的半导体工艺，适用于工业生产。
-
公开(公告)号：CN103165512A
公开(公告)日：2013-06-19
申请号：CN201110418797.3
申请日：2011-12-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/02
Abstract: 本发明提供一种超薄绝缘体上半导体材料及其制备方法，通过生长Ge组分呈梯度渐变的多个Si1-xGex过渡层及Si1-zGez停止层，在Si1-zGez停止层上生长半导体层，然后使所述半导体层与一具有绝缘层的衬底键合，最后通过智能剥离技术进行剥离，经过表面处理后制备出超薄绝缘体上半导体材料。采用本方法制备的超薄绝缘体上半导体材料具有较小的厚度，适用于较小特征尺寸的集成电路，可以提高集成电路的集成度。本发明工艺操作简单，适用于一般工业的半导体工艺。
-
公开(公告)号：CN103137565A
公开(公告)日：2013-06-05
申请号：CN201110384236.6
申请日：2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/8249 , H01L29/06
Abstract: 本发明提供一种图形化绝缘体上Si/CoSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Co层，然后使Co层与Si衬底两次反应生成CoSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物CoSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入CoSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
-
Patent Agency Ranking
公开(公告)号：CN103137546A
公开(公告)日：2013-06-05
申请号：CN201110384180.4
申请日：2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/768 , H01L21/8248
Abstract: 本发明提供一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Ni层，通过退火工艺使Ni层与Si衬底反应生成NiSi2，通过刻蚀工艺控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
-
公开(公告)号：CN103021818A
公开(公告)日：2013-04-03
申请号：CN201210593568.X
申请日：2012-12-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明提供一种微结构保角性转移方法，至少包括以下步骤：提供一自下而上依次为底层硅、埋氧层及顶层X纳米薄膜的XOI衬底，在所述顶层X纳米薄膜上涂覆哑铃状的光刻胶作为掩膜，进行刻蚀得到哑铃状的微结构；然后利用氢氟酸溶液或者BOE溶液将所述埋氧层进行腐蚀，直至所述微结构中间图形微米带部分完全悬空，且所述两端区域以下仍有部分未被完全腐蚀掉的埋氧层，形成固定结，最后提供一基板与所述微结构相接触，并迅速提起基板以将所述微结构转移到所述基板上。本发明的微结构保角性转移方法利用简易的端点固定图形化设计，对微结构纳米薄膜进行固定，实现完全保角性转移，大大的降低了保角性转移工艺的复杂度，降低了工艺成本。
-
公开(公告)号：CN103014847A
公开(公告)日：2013-04-03
申请号：CN201210587242.6
申请日：2012-12-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种制备高单晶质量的张应变锗纳米薄膜的方法，该方法包括以下步骤：提供一GeOI衬底；在该GeOI衬底的顶层锗上外延InxGa1-xAs层，其中，所述InxGa1-xAs层厚度不超过InxGa1-xAs/GeOI 结合体的临界厚度，x的取值范围为0～1；在该InxGa1-xAs层上外延Ge纳米薄膜层，形成Ge/InxGa1-xAs/GeOI 结合体；所述Ge纳米薄膜的厚度与所述GeOI衬底中顶层锗的厚度相等；且不超过Ge/InxGa1-xAs/GeOI结合体的临界厚度；利用光刻以及RIE技术将Ge/InxGa1-xAs/GeOI 结合体进行图形化并得到腐蚀窗口；湿法腐蚀，直至所述埋氧层被腐蚀完全，其余 Ge/InxGa1-xAs/Ge结合体与所述底层硅脱离。本发明所制备的张应变锗具有较低的位错密度，较高的单晶质量；通过该种方法所制备的张应变Ge薄膜具有应变大小任意可调的特点；制备的Ge薄膜应变大，迁移率高。
-
公开(公告)号：CN102737963A
公开(公告)日：2012-10-17
申请号：CN201210254017.0
申请日：2012-07-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/02 , H01L21/324
Abstract: 本发明提供一种利用离子注入及定点吸附工艺制备半导体材料的方法，先在Si衬底上外延至少一个周期的SixGe1-x/Si（0≤x
-
公开(公告)号：CN102693900A
公开(公告)日：2012-09-26
申请号：CN201210174632.0
申请日：2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种具有周期结构的半导体及其制备方法，首先提供一的AAO模板，所述AAO模板包括铝基底和具有周期排列的多个孔道的氧化铝层，于各该孔道内填充光刻胶，并使所述光刻胶覆盖所述氧化铝层，然后去除所述铝基底，接着去除各该孔道的底部以使所述孔道形成通孔，接着键合一半导体衬底及所述氧化铝层，并去除光刻胶，接着于所述通孔内填充半导体材料，最后去除所述氧化铝层，以完成所述具有周期结构的半导体的制备。本发明利用AAO模板实现了半导体周期结构的制备，工艺简单，成本低、可靠性和重复性好、且与半导体工艺兼容，采用本方法可制备出具有纳米级周期结构的半导体，适用于工业生产。
-
-
-
-
-
-
-
-
-
Search Results
321
records
(took 0.069 seconds)
