公开(公告)号：CN103065931B

公开(公告)日：2015-09-23

申请号：CN201110324587.8

申请日：2011-10-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  刘林杰 ,  卞建涛 ,  陈达 ,  姜海涛 ,  薛忠营 ,  狄增峰

IPC: H01L21/02

Abstract: 本发明提供一种制备半导体弛豫、应变材料并使其层转移的方法，首先在Si衬底上依次外延生长中间薄层、Si外延层、及顶Si1-xGex层，其中Ge组分x为0﹤x≤0.5，并使Si1-xGex层的厚度不超过其生长在Si外延层上的临界厚度；然后对样品进行氦离子注入及氢离子，并使离子的峰值分布在中间薄层，经退火后使顶Si1-xGex层弛豫；最后将样品与支撑衬底键合，并依次进行预键合、剥离、以及加强键合作业，最后经选择性腐蚀去除残余的中间薄层及Si外延层，实现材料的层转移，本发明由于两次注入的离子都分布在薄层处，形成氢氦共注，有效降低剥离所需注入剂量，进而达到了提高生产效率和降低生产成本的目的。

公开(公告)号：CN103208425B

公开(公告)日：2015-08-26

申请号：CN201310095306.5

申请日：2013-03-22

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  郑晓虎 ,  王刚 ,  张苗 ,  王曦

IPC: H01L21/336

CPC classification number: H01L21/28255 ,  H01L21/02115 ,  H01L21/02181 ,  H01L21/02252 ,  H01L21/02271 ,  H01L21/0228 ,  H01L21/02315 ,  H01L21/02321 ,  H01L21/0234 ,  H01L21/02381 ,  H01L21/26513 ,  H01L21/2855 ,  H01L21/324 ,  H01L22/14 ,  H01L29/16 ,  H01L29/1606 ,  H01L29/42364 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66431 ,  H01L29/66477 ,  H01L29/6659 ,  H01L29/7781 ,  H01L29/7833

Abstract: 本发明提供一种石墨烯调制的高k金属栅Ge基MOS器件的制作方法，包括步骤：1）于Ge基衬底上引入石墨烯薄膜；2）对石墨烯薄膜进行氟化处理形成氟化石墨烯；3）采用臭氧等离子体活化氟化石墨烯表面，然后通过原子层沉积技术于氟化石墨烯表面形成高k栅介质；4）于高k栅介质表面形成金属电极。本发明利用石墨烯作为钝化层抑制Ge基衬底表面非稳定氧化物GeOx形成，同时阻挡栅介质与Ge基衬底间的互扩散，提高Ge与高k栅介质层之间的界面性质。氟化石墨烯能够在保持石墨烯优良特性的基础上使石墨烯变为质量较好的绝缘体，减少其对Ge 基器件电学性能的影响。采用臭氧等离子处理Ge基石墨烯，然后采用原子层沉积技术可以获得超薄的Hf基高k栅介质层。

公开(公告)号：CN103021927B

公开(公告)日：2015-03-18

申请号：CN201210575312.6

申请日：2012-12-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  母志强 ,  薛忠营 ,  陈达 ,  张苗 ,  王曦

IPC: H01L21/762 ,  H01L27/12

Abstract: 本发明提供一种混合共平面SOI衬底结构及其制备方法，所述混合共平面SOI衬底结构包括背衬底、位于背衬底上的埋氧化层以及位于埋氧化层上的顶层硅膜；所述顶层硅膜上形成有若干第一区域和若干第二区域，所述第一区域与第二区域间隔排列，并通过隔离墙隔离，所述隔离墙底部到达所述顶层硅膜表面或所述顶层硅膜内；所述第一区域包括锗硅缓冲层及位于其上的应变硅层或弛豫的锗层；所述第二区域的材料为锗或III-V族化合物。本发明利用SiGe缓冲层技术、刻蚀工艺以及图形衬底外延等技术制备低缺陷密度、高晶体质量的锗，III-V族材料或者应变硅混合共平面的SOI衬底结构，能同时提升不同类型MOS（PMOS或NMOS）器件的性能，在光电集成领域也有广泛的应用前景。

公开(公告)号：CN102693900B

公开(公告)日：2015-02-11

申请号：CN201210174632.0

申请日：2012-05-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 姜海涛 ,  魏星 ,  张苗 ,  狄增峰 ,  武爱民 ,  母志强

IPC: H01L21/02 ,  B82Y40/00

Abstract: 本发明提供一种具有周期结构的半导体及其制备方法，首先提供一的AAO模板，所述AAO模板包括铝基底和具有周期排列的多个孔道的氧化铝层，于各该孔道内填充光刻胶，并使所述光刻胶覆盖所述氧化铝层，然后去除所述铝基底，接着去除各该孔道的底部以使所述孔道形成通孔，接着键合一半导体衬底及所述氧化铝层，并去除光刻胶，接着于所述通孔内填充半导体材料，最后去除所述氧化铝层，以完成所述具有周期结构的半导体的制备。本发明利用AAO模板实现了半导体周期结构的制备，工艺简单，成本低、可靠性和重复性好、且与半导体工艺兼容，采用本方法可制备出具有纳米级周期结构的半导体，适用于工业生产。

公开(公告)号：CN104332405A

公开(公告)日：2015-02-04

申请号：CN201410482922.0

申请日：2014-09-19

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  叶林 ,  许宝建 ,  蔡奇 ,  王刚 ,  张苗

IPC: H01L21/335 ,  H01L29/775 ,  B82Y10/00

CPC classification number: H01L29/0669 ,  H01L29/66439

Abstract: 本发明提供一种锗纳米线场效应晶体管的制备方法，包括步骤1）提供SGOI衬底结构；2）刻蚀SiGe层，形成SiGe纳米线阵列；3）对步骤2）的结构进行锗浓缩，得到表面被SiO2层包裹的锗纳米线阵列；4）去除包裹在纳米线两端表面的SiO2层，裸露出锗纳米线的两端；5）在锗纳米线的延长线上沉积金属引线、源极电极和漏极电极，在硅衬底上制作栅极电极；6）在步骤5）的结构表面形成Si3N4保护层；7）去除纳米线图形区域和金属电极图形区域内的Si3N4保护层，直至完全露出锗纳米线、源极电极和漏极电极。本发明的锗纳米线基于自上而下的方法，工艺过程简单，可控性强，与传统的CMOS工艺完全兼容，成本较低，适于工业生产。

公开(公告)号：CN103295964B

公开(公告)日：2014-12-10

申请号：CN201210046230.2

申请日：2012-02-27

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 卞剑涛 ,  狄增峰 ,  张苗

IPC: H01L21/8238 ,  H01L21/762 ,  H01L21/336 ,  H01L29/06 ,  H01L29/04 ,  H01L29/10

CPC classification number: H01L21/84 ,  H01L21/76224 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823857 ,  H01L21/823878 ,  H01L27/1203 ,  H01L27/1207

Abstract: 本发明提供一种基于混合晶向SOI及沟道应力的器件系统结构及制备方法。根据本发明的制备方法，首先制备（100）/（110）全局混晶SOI结构；接着，在全局混晶SOI结构上依次外延弛豫的锗硅层和应变硅层后，再形成（110）外延图形窗口，并在（110）外延图形窗口处外延（110）硅层及非弛豫的锗硅层后，使图形化混晶SOI结构表面平坦化，接着再形成隔离器件的隔离结构，最后在（110）衬底部分制备P型高压器件结构、在（100）衬底部分制备N型高压器件结构和/或低压器件结构，由此可有效提高各器件的载流子迁移率，改善高压器件的Rdson，提高各器件性能，有利于进一步提高集成度、降低功耗。

公开(公告)号：CN102339754B

公开(公告)日：2014-08-20

申请号：CN201010234200.5

申请日：2010-07-22

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 黄晓橹 ,  陈静 ,  张苗 ,  王曦

IPC: H01L21/336 ,  H01L21/8238

Abstract: 本发明公开了一种SON结构MOSFET的制备方法，通过在体硅衬底上生长缓冲层，然后利用栅区光刻版，采用与栅区光刻工艺所用光刻胶极性相反的光刻胶进行光刻，使有源区上用于形成栅区的位置露出，再进行氢氦离子注入，去除光刻胶后经退火在栅区位置下面的有源区内形成空洞层；最后去除缓冲层，进行标准的CMOS工艺。该方法实现了仅仅在MOS沟道下面具有空洞层的SON结构MOSFET，且并不影响源漏区工艺；使用标准CMOS工艺现有的栅区光刻版进行氢氦注入窗口的定义，不必制备额外的光刻版，并且实现了空洞层和栅区位置的准自对准。

公开(公告)号：CN102790004B

公开(公告)日：2014-06-11

申请号：CN201110125558.9

申请日：2011-05-16

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 卞剑涛 ,  狄增峰 ,  张苗

IPC: H01L21/762

CPC classification number: H01L21/84 ,  H01L21/76224 ,  H01L21/76283 ,  H01L21/823807 ,  H01L21/823878

Abstract: 本发明公开了一种全隔离混合晶向SOI衬底的制备方法，以及基于该方法的CMOS集成电路制备方法。本发明提出的全隔离混合晶向SOI衬底制备方法，采用SiGe层作为第一晶向外延的虚拟衬底层，从而可以形成第一晶向的顶层应变硅；采用多晶硅支撑材料作为连接第一晶向的顶层应变硅与第二晶向的顶层硅的支撑，从而可去除第一晶向顶层应变硅下方的SiGe层，填充绝缘材料形成绝缘埋层。该方法形成的顶层硅和绝缘埋层厚度均匀、可控，窗口内形成的应变硅与窗口外的顶层硅具有不同晶向，可分别为NMOS及PMOS提供更高的迁移率，从而提升了CMOS集成电路的性能。

公开(公告)号：CN103633010A

公开(公告)日：2014-03-12

申请号：CN201210310581.X

申请日：2012-08-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  陈达 ,  狄增峰 ,  薛忠营 ,  卞剑涛 ,  王刚

IPC: H01L21/762 ,  H01L21/20 ,  H01L21/304

CPC classification number: H01L21/76254 ,  H01L21/30604 ,  H01L21/30625 ,  H01L21/2007 ,  H01L21/304

Abstract: 本发明提供一种利用掺杂超薄层吸附制备超薄绝缘体上材料的方法。该方法首先在第一衬底上依次外延生长超薄掺杂单晶薄膜和超薄顶层薄膜，并通过离子注入和键合工艺，制备出高质量的超薄绝缘体上材料。所制备的超薄绝缘体上材料的厚度范围为5~50nm。本发明利用超薄掺杂单晶薄膜对其下注入离子的吸附作用，形成微裂纹以致剥离，剥离后绝缘体上材料表面粗糙度小。此外，杂质原子增强了超薄单晶薄膜对离子的吸附能力，得以降低制备过程中的离子注入剂量和退火温度，有效减轻了顶层薄膜中注入的损伤，达到了提高生产效率和降低生产成本的目的。

公开(公告)号：CN103474386A

公开(公告)日：2013-12-25

申请号：CN201310447610.1

申请日：2013-09-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  陈达 ,  狄增峰 ,  薛忠营 ,  叶林 ,  王刚 ,  母志强

IPC: H01L21/762

Abstract: 本发明提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，包括步骤：1）于SOI的顶硅层表面形成C掺杂SiGe调制层；2）于所述C掺杂SiGe调制层表面形成SiGe材料层；3）于所述SiGe材料层表面形成Si帽层；4）对上述结构进行氧化退火，以氧化所述Si帽层，并逐渐氧化所述SiGe材料层、C掺杂SiGe调制层及顶硅层，使所述SiGe材料层及C掺杂SiGe调制层中的Ge向所述顶硅层扩散并逐渐浓缩，最终形成顶SiGe层或顶Ge层以及上方的SiO2层；5）去除所述SiO2层。本发明利用C掺杂SiGe调制层减小SOI顶硅层和外延的SiGe材料层之间的晶格失配，从而减小浓缩过程中缺陷的产生。本发明所制备的SGOI具有高弛豫、低缺陷密度、高Ge组分等优点。