一种用于降低多核CPU电源电压波动的可重构辅助电路

    公开(公告)号:CN119298612A

    公开(公告)日:2025-01-10

    申请号:CN202411437534.0

    申请日:2024-10-15

    Abstract: 本发明公开了一种用于降低多核CPU电源电压波动的可重构辅助电路,包括传统VRM控制电路,单相降压辅助电路、背对背开关管、微分器、窗口比较器及高动态非线性闭环控制电路。传统VRM控制电路中各相的主核心VRM控制器输出端与背对背开关管相连,单相降压辅助电路与各相的背对背开关管连接。微分器采集各相的主核心VRM控制器输出电压后通过窗口比较器将输出电压与高动态非线性闭环控制电路连接;高动态非线性闭环控制电路与单相降压辅助电路连接,高动态非线性闭环控制电路输出PWM脉冲控制信号用于控制主核心VRM控制器中功率级的输出以及输出晶体管开关控制信号。本发明通过动态调整其负载连接,降低了多核情况下的电压波动。

    一种应用于多相Buck变换器的自适应切相控制模块

    公开(公告)号:CN115133770B

    公开(公告)日:2024-11-15

    申请号:CN202210953278.5

    申请日:2022-08-10

    Abstract: 本发明公开了一种应用于多相Buck变换器的自适应切相控制模块,包括阈值判断模块和自动相位交错模块;所述阈值判断模块用于对各相电感电流之和Isum进行阈值判断,得出当前负载条件下有效相位数M;阈值判断模块输出有效相位数M到自动相位交错模块。自动相位交错模块用于将有效相所需的数字斜坡分别与对应误差补偿量进行比较,实现M相数字斜坡信号相位间隔均等分配,实现误差补偿运算中M相标志信号触发间隔均等分配,从而使得各相Buck变换器开关控制信号相位间隔的自适应均等分配,确保各相电感电流叠加之后的总输出电流纹波幅度达到最小值,实现切相后各开关控制信号相位间隔的自适应调整。

    一种数字集成电路优化方法

    公开(公告)号:CN115017850B

    公开(公告)日:2024-11-15

    申请号:CN202210697638.X

    申请日:2022-06-20

    Inventor: 曹鹏 宋仟仟 王凯

    Abstract: 本发明公开了一种数字集成电路优化方法。在满足一定的时序约束的前提下,通过对电路的电路级,路径级和门单元级特征进行提取,构建漏功耗优化模型,采用来自商用电路优化工具的优化数据训练模型,预测电路优化后的门单元的阈值电压类型,从而对布线后的门级网表中的门单元进行阈值电压调整实现对电路的优化,以达到降低漏功耗的优化目标。与商用电路优化工具相比,本发明提出的数字集成电路优化方法能够应用到工程修改(ECO)阶段的电路优化中,极大提升优化速度的同时可以取得相近的漏功耗优化效果,对于加快数字集成电路漏功耗优化的速度具有重要意义。

    一种用于开关电源电流预估的高精度占空比采样方法

    公开(公告)号:CN118054791A

    公开(公告)日:2024-05-17

    申请号:CN202410272383.1

    申请日:2024-03-11

    Abstract: 本发明公开了一种用于开关电源电流预估优化的高精度占空比采样方法,通过基于插值法实现的数字延时型高精度TDC,提高占空比信号的采样精度;TDC由延时单元delay和触发器组成,基于系统时钟clk_sys对采样节点的占空比信号SW进行采样,采样过程分为粗量化和细量化两个部分;粗量化:通过系统时钟对占空比信号SW进行计数,测量占空比信号SW高电平的宽度;细量化:采用延时单元delay获取占空比信号SW边沿和系统时钟clk_sys边沿之前的时间差,在粗量化的基础上,进一步测量占空比信号SW高电平的精确宽度;通过在系统时钟中插入由N个延时单元构成的延时链,延时链的总延时等于系统时钟的周期,实现了将采样分辨率提升到1/N系统时钟周期的目标;即通过插值法,对细微的时间差进行精确测量。本发明实现在不提高采样时钟频率的前提下,提高占空比信号的采样精度。

    提升高压栅驱动芯片抗噪能力的电平移位电路

    公开(公告)号:CN118054782A

    公开(公告)日:2024-05-17

    申请号:CN202410236265.5

    申请日:2024-03-01

    Abstract: 本发明公开了一种提升高压栅驱动芯片抗噪能力的电平移位电路,属于功率集成电路领域,当高压域电源轨迅速上升时,反馈控制模块检测到信号传输通路中存在共模噪声,输出反馈信号控制电平移位支路的负载阻抗减小,从而降低噪声的幅度与影响时间,再经过后级滤波电路滤除剩余噪声便可以保证噪声不会造成高压域电路逻辑功能紊乱,并且由于动态负载结构和反馈控制模块的作用,噪声影响时间将会被大大缩短,噪声再经过后级滤波电路,可以完全被滤除,因此允许的输入信号最小脉宽可以被有效降低且大大降低信号传输延时。

Patent Agency Ranking