-
公开(公告)号:CN101304029B
公开(公告)日:2011-01-19
申请号:CN200810127733.6
申请日:2008-02-05
IPC: H01L27/04 , H01L27/06 , H01L21/822 , H01L21/8249 , H01L21/76
Abstract: 本发明涉及一种半导体装置及其制造方法。在现有的半导体装置中,由于构成ISO的P型埋入层的横向扩散宽度扩展等,存在ISO的形成区域难以变窄这样的问题。在本发明的半导体装置中,在P型基板(6)上形成2层的EPI(7)、(8)。在基板(6)及EPI(7)、(8)中形成ISO(1)、(2)、(3),划分为多个岛。ISO(1)连结L-ISO(9)、M-ISO(10)及U-ISO(11)而形成。在L-ISO(9)和U-ISO(11)之间配置M-ISO(10),使L-ISO(9)的横向扩散宽度(W1)变窄。通过该结构,使ISO(1)的形成区域变窄。
-
公开(公告)号:CN101938252A
公开(公告)日:2011-01-05
申请号:CN201010232810.1
申请日:2008-03-26
IPC: H02P29/00
CPC classification number: H02P23/0004
Abstract: 一种马达驱动集成电路,抑制端子数量的增加,并在马达驱动集成电路中设置多个功能。在具有输入速度控制信号的输入端子和响应于上述速度控制信号而控制马达的转速的速度控制电路的马达驱动集成电路中,具有:检测电路,其检测上述速度控制信号是否指示上述马达停止转动;以及切断电路,其在上述检测电路检测出上述速度控制信号指示上述马达停止转动的情况下,切断对构成上述马达驱动集成电路的电路提供电源。
-
公开(公告)号:CN101930976A
公开(公告)日:2010-12-29
申请号:CN201010209502.7
申请日:2010-06-21
IPC: H01L27/08 , H01L29/861
CPC classification number: H01L27/0814 , H01L29/1608 , H01L29/6606 , H01L29/66143 , H01L29/872 , H01L2924/0002 , H01L2924/00
Abstract: 提供一种将Si-FRD的阳极和Si-SBD的阴极串联连接的半导体装置。在Si-FRD中存在释放被积累的电荷量Qrr为止的时间即反向恢复时间trr长的问题,要消除该问题,却存在正向电压VF增高的问题。Si-SBD作为器件本身的特性,反向恢复时间短,但要实现高击穿电压的器件,正向电压VF变得非常大。即无论是Si-FRD、Si-SBD,VF-trr特性都处于折中的关系。相对于此,SiC-SBD的正向电压VF低且反向恢复时间trr也短,因此能够改善VF-trr特性。但是SiC-SBD的价格非常贵。Si-SBD的结电容可累积的电荷量是Si-FRD在反向恢复时产生的电荷量的同等以上。Si-SBD与S-FRD相比,击穿电压变低。
-
公开(公告)号:CN101882939A
公开(公告)日:2010-11-10
申请号:CN201010169808.4
申请日:2010-04-29
Inventor: 平正明
IPC: H04B1/16
CPC classification number: H03G3/3052 , H03G3/3068
Abstract: 本发明提供一种接收装置。所述接收装置具有:频率变换部,其将接收到的射频信号变换为中频信号;自动增益控制部,其根据增益控制信号来控制所述射频信号及所述中频信号中的至少一方的振幅电平;解调部,其从所述中频信号中解调声音信号;修正电平输出部,其输出修正电平信号,所述修正电平信号对应于输入到所述解调部中的所述中频信号的振幅电平即解调部输入电平与规定的基准电平之差;和加法运算部,其将所述增益控制信号与所述修正电平信号相加,输出表示所述射频信号的接收信号强度的信号强度信号。由此,能够缩短直到接收信号强度稳定为止所需的时间。
-
公开(公告)号:CN101882466A
公开(公告)日:2010-11-10
申请号:CN201010175935.5
申请日:2010-05-05
Inventor: 金田义宣
CPC classification number: G11C16/08 , G11C16/102 , G11C2216/30
Abstract: 本发明提供一种能够减少EEPROM的写入时间的非易失性半导体存储装置。当模式切换信号COMB为L电平时,将EEPROM(1)设定成单体模式。此时,分别根据第一端口的控制信号SCL1、SDA1和第二端口的控制信号SCL2、SDA2对第一和第二存储体(21、22)独立地进行存取。当模式切换信号COMB为H电平时,将EEPROM(1)设定成联合模式。此时,第一和第二存储体成为连接在一起的4k比特的存储体,根据第一端口的控制信号(SCL1、SDA1)对其进行存取。
-
公开(公告)号:CN101271899B
公开(公告)日:2010-11-10
申请号:CN200810085496.1
申请日:2008-03-19
Inventor: 吉村充弘
IPC: H01L27/088
CPC classification number: H01L29/7815 , H01L21/76877 , H01L29/0646 , H01L29/0653 , H01L29/0696 , H01L29/1095 , H01L29/402 , H01L29/7811 , H01L29/7813
Abstract: 本发明涉及一种绝缘栅型半导体装置。在将检测主动作部的动作的传感部集成于同一芯片的MOSFET中,传感部的电流分布不均匀区域的面积比电流分布均匀的区域面积大,故存在传感部中接通阻抗增加,而得不到与元件比对应的电流比的问题。本发明中,在传感部的外周设置分离区域。设置分离区域的深度,该深度可抑制在传感部的周端部产生的电流分布不均匀区域的扩散,由此,可在传感部中抑制电流分布不均匀区域带来的影响。由于可使整个传感部的电流分布更加均匀,故可以使传感部的接通阻抗接近设计值。由此,可得到与元件比对应的、与设计值相同的电流比,提高电流检测的精度。
-
公开(公告)号:CN101872055A
公开(公告)日:2010-10-27
申请号:CN201010166426.6
申请日:2010-04-20
IPC: G02B7/02
Abstract: 本发明提供一种驱动装置,其具有:压电元件(8a),通过驱动信号进行伸缩运动;驱动轴(8b),其安装于压电元件(8a),根据压电元件(8a)的伸缩动作进行往复运动;第1移动部件(11),其与驱动轴(8b)摩擦配合,通过驱动轴(8b)的往复运动进行移动;以及第1控制部(30),其对压电元件(8a)施加驱动信号,第1控制部(30)在使第1移动部件(11)移动时施加驱动控制脉冲信号,在不使停止的第1移动部件(11)移动时施加使第1移动部件(11)处于振动停滞状态的停止控制脉冲信号,从而可以使停止中的第1移动部件(11)平滑地移动,使移动中的第1移动部件(11)平滑地停止。
-
公开(公告)号:CN101847982A
公开(公告)日:2010-09-29
申请号:CN201010102591.5
申请日:2010-01-22
Abstract: 本发明提供一种以高频率且高精确度产生周期相同且相位互不相同的多个三角波的三角波产生电路。该三角波产生电路具备:脉冲产生电路,其产生周期相同且相位互不相同的多个脉冲信号;以及多个充放电电路,其被分别提供上述多个脉冲信号,上述多个充放电电路分别具有:电流提供电路,其向电容器提供第一电流或者第二电流,该第一电流用于以规定的电流值对上述电容器进行充电,该第二电流用于以规定的电流值使上述电容器进行放电;以及充放电控制电路,其在被提供上述脉冲信号的情况以及上述电容器的两端电压达到规定的基准电压的情况下,切换从上述电流提供电路向上述电容器提供的上述第一电流与上述第二电流。
-
公开(公告)号:CN101355058B
公开(公告)日:2010-09-22
申请号:CN200810128189.7
申请日:2008-07-21
CPC classification number: H01L23/5389 , H01L21/6836 , H01L23/3121 , H01L23/3185 , H01L24/12 , H01L2221/68327 , H01L2224/16 , H01L2924/01077 , H01L2924/01078 , H01L2924/12044 , H01L2924/14
Abstract: 本发明的目的在于提供一种可靠性高的半导体装置及其制造方法。在现有的半导体装置中,玻璃基板构成的支承体处于切割后的露出状态。因此,由于通过切割等露出有损伤的玻璃侧面,故因来自外部的物理性冲击,恐怕会导致玻璃缺口、破碎。本发明的半导体装置具有:与半导体芯片内的电路元件连接且形成于该半导体芯片上的侧面部附近的焊盘电极;形成于焊盘电极上的支承体;形成于半导体芯片的侧面部和背面部的绝缘膜;与焊盘电极的背面连接、从半导体芯片的侧面部向背面部延伸而与绝缘膜相接的配线层;形成于支承体的侧面部的第二保护膜。根据本发明,由于覆盖支承体的侧面部而形成保护膜,故可以防止来自外部的物理性冲击直接施加于支承体。
-
公开(公告)号:CN101315598B
公开(公告)日:2010-09-22
申请号:CN200810109159.1
申请日:2008-05-23
IPC: G06F9/30
CPC classification number: G06F9/3004 , G06F9/30134
Abstract: 提供一种处理器,具备:多个寄存器;命令读出电路,其从存储器中读出命令;命令生成电路,其在由命令读出电路读出的命令是指示存储在多个寄存器中的数据的保存的命令的情况下,按照每个寄存器生成将数据保存在规定的存储区域中的命令;命令执行电路,其执行从存储器中读出的命令以及由命令生成电路所生成的命令。从而,削减程序大小。
-
-
-
-
-
-
-
-
-