-
公开(公告)号：CN101149713A
公开(公告)日：2008-03-26
申请号：CN200710136649.6
申请日：2007-07-18
Inventor： 本田岩
IPC: G06F13/16
CPC classification number: G06F12/0607
Abstract: 存储器访问装置包括：根据读出数据的数据尺寸和地址空间中的地址，输出对于第一和第二存储器的至少一方的读出地址的地址输出部；根据读出数据的所述数据尺寸和地址空间中的所述地址，对第一和第二存储器的至少一方输出读出请求的访问请求输出部；输出关于读出数据的数据尺寸的信息和关于地址的信息的数据信息输出部；按照读出地址、读出请求，从由第一和第二存储器的至少一方输出的数据，根据关于数据尺寸的信息和关于地址的信息，生成读出数据，输出的读出数据输出部。
-
公开(公告)号：CN100527109C
公开(公告)日：2009-08-12
申请号：CN200710136649.6
申请日：2007-07-18
Inventor： 本田岩
IPC: G06F13/16
CPC classification number: G06F12/0607
Abstract: 存储器访问装置包括：根据读出数据的数据尺寸和DSP的地址空间中的地址，输出对于第一和第二存储器的至少一方的读出地址的地址输出部；根据读出数据的所述数据尺寸和所述DSP的地址空间中的地址，对第一和第二存储器的至少一方输出读出请求的访问请求输出部；输出关于读出数据的数据尺寸的信息和关于DSP的地址空间中的地址的信息的数据信息输出部；按照读出地址、读出请求，从由第一和第二存储器的至少一方输出的数据，根据关于数据尺寸的信息和关于DSP的地址空间中的地址的信息，生成并输出读出数据的读出数据输出部。
-
公开(公告)号：CN101315598B
公开(公告)日：2010-09-22
申请号：CN200810109159.1
申请日：2008-05-23
IPC: G06F9/30
CPC classification number: G06F9/3004 , G06F9/30134
Abstract: 提供一种处理器，具备：多个寄存器；命令读出电路，其从存储器中读出命令；命令生成电路，其在由命令读出电路读出的命令是指示存储在多个寄存器中的数据的保存的命令的情况下，按照每个寄存器生成将数据保存在规定的存储区域中的命令；命令执行电路，其执行从存储器中读出的命令以及由命令生成电路所生成的命令。从而，削减程序大小。
-
公开(公告)号：CN101315598A
公开(公告)日：2008-12-03
申请号：CN200810109159.1
申请日：2008-05-23
IPC: G06F9/30
CPC classification number: G06F9/3004 , G06F9/30134
Abstract: 提供一种处理器，具备：多个寄存器；命令读出电路，其从存储器中读出命令；命令生成电路，其在由命令读出电路读出的命令是指示存储在多个寄存器中的数据的保存的命令的情况下，按照每个寄存器生成将数据保存在规定的存储区域中的命令；命令执行电路，其执行从存储器中读出的命令以及由命令生成电路所生成的命令。从而，削减程序大小。
-
公开(公告)号：CN101324836B
公开(公告)日：2010-06-02
申请号：CN200810108561.8
申请日：2008-05-27
Inventor： 本田岩
IPC: G06F7/52
CPC classification number: G06F7/537 , G06F2207/5353
Abstract: 一种除法电路，是以除数除被除数的除法电路，具备：倍除数生成电路，其生成从除数的2倍到2m-1(m是2以上的整数)倍的2m-2个作为除数的倍数的倍除数；和商生成电路，其通过从被除数分别减去除数及2m-2个倍除数，使得针对被除数的商从上位开始按每m位顺次生成。由此，可高速执行除法处理。
-
Patent Agency Ranking
公开(公告)号：CN101324836A
公开(公告)日：2008-12-17
申请号：CN200810108561.8
申请日：2008-05-27
Inventor： 本田岩
IPC: G06F7/52
CPC classification number: G06F7/537 , G06F2207/5353
Abstract: 一种除法电路，是以除数除被除数的除法电路，具备：倍除数生成电路，其生成从除数的2倍到2m－1(m是2以上的整数)倍的2m－2个作为除数的倍数的倍除数；和商生成电路，其通过从被除数分别减去除数及2m－2个倍除数，使得针对被除数的商从上位开始按每m位顺次生成。由此，可高速执行除法处理。
-
公开(公告)号：CN1987842A
公开(公告)日：2007-06-27
申请号：CN200610163733.2
申请日：2006-12-04
Applicant: 三洋电机株式会社
IPC: G06F13/40
CPC classification number: G06F13/1684 , G06F9/30043 , G06F9/30145 , G06F9/3824
Abstract: 一种总线地址选择电路，用于选择输出到与第一存储器连接的第一地址总线、和与第二存储器连接的第二地址总线的地址，其中具备：地址输出电路，其根据命令代码中的规定的多个位，将多个地址寄存器中的第一及第二地址寄存器所存储的第一及第二地址输出；和总线选择电路，其根据所述第一及第二地址中的至少一方的规定的高位n位，将所述第一地址输出到所述第一及第二地址总线的一方，并将所述第二地址输出到所述第一及第二地址总线的另一方。由此，可不增加命令代码的位数而提高总线地址选择的自由度。
-
公开(公告)号：CN1987824A
公开(公告)日：2007-06-27
申请号：CN200610163714.X
申请日：2006-11-30
Applicant: 三洋电机株式会社
IPC: G06F12/02
CPC classification number: G06F12/04
Abstract: 一种存储器控制电路，控制存储最大L位数据的k位宽的m个存储器(第1～第m存储器)，具备：地址输入电路，根据地址低j位确定存储数据最初k位的存储器(第n存储器)，将地址高A－j位输入到第n～第m存储器，将该地址加1后的地址输入到第1～第n－1存储器；数据输入电路，按第n～第m存储器、第1～第n－1存储器的顺序，输入按每k位分割的分割数据；数据输出电路，按第n～第m存储器、第1～第n－1存储器的顺序，从与数据宽对应数量的存储器读出所述分割数据；和存储器选择电路，按第n～第m存储器、第1～第n－1存储器的顺序，使D/k个存储器为可读写的状态。由此不导致使用效率降低及处理负荷增大，可读写数据宽不同的数据。
-
公开(公告)号：CN100492331C
公开(公告)日：2009-05-27
申请号：CN200710091768.4
申请日：2007-04-09
Applicant: 三洋电机株式会社
CPC classification number: G11C7/1039 , G11C7/1051 , G11C7/106 , G11C7/1066 , G11C7/22 , G11C8/06
Abstract: 一种存储器访问装置，从具有输入地址信息的端子、输入以给定的周期变化的时钟信号的端子、输入读出命令的端子、按照读出命令，在时钟信号从一方的电平向另一方的电平变化的定时，输出存储在由地址信息确定的地址中的数据的端子的存储器读出数据，包括：在时钟信号从一方的电平向另一方的电平变化的第一定时，输出地址信息和读出命令的地址信息输出部；把在第一定时的下一个第二定时从存储器输出的数据在第二定时的下一个第三定时存储的数据存储部。使存储器访问的高速化成为可能。
-
公开(公告)号：CN1838292A
公开(公告)日：2006-09-27
申请号：CN200510137596.0
申请日：2005-12-30
Applicant: 三洋电机株式会社
Inventor： 本田岩
CPC classification number: G06F13/28 , G06F2213/0038
Abstract: 提供一种音频解码器，包括DSP、SRAM、地址寄存器和SDRAM传送控制单元，SDRAM传送控制单元与作为设置在该音频解码器外部的存储器的SDRAM连接，DSP通过存储在SRAM中的程序的控制，将在DSP实施的解码处理之后的阶段中所使用的程序或数据在SDRAM中的地址设定到地址寄存器中，SDRAM传送控制单元将存储在SDRAM的该地址中的程序或数据传送到SRAM。这样，在用于DVD播放机等的音频解码器中，在不降低处理速度的情况下，可以减少芯片面积。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.028 seconds)
