-
公开(公告)号：CN106919514A
公开(公告)日：2017-07-04
申请号：CN201611201981.1
申请日：2016-12-23
申请人： 瑞萨电子株式会社
IPC分类号： G06F12/04 , G06F12/0877 , G06F12/0893
CPC分类号： G06F12/0875 , G06F3/0604 , G06F3/0638 , G06F3/0673 , G06F12/023 , G06F12/0862 , G06F2212/1024 , G06F2212/1044 , G06F2212/302 , G06F2212/401 , G06F2212/466 , G06F2212/60 , G06F12/04 , G06F12/0877 , G06F12/0893
摘要： 公开了半导体装置、数据处理系统及半导体装置控制方法。减少由未包括在压缩数据中的辅助信息的读取导致的总线/存储器带宽消耗。存储器储存压缩数据和用于读取压缩数据的辅助信息。半导体装置包括高速缓存，其中储存在存储器中储存的辅助信息；控制单元，当接收用于读取存储器中储存的压缩数据的读取请求时，如关于压缩数据的辅助信息储存在高速缓存中则从高速缓存读取关于压缩数据的辅助信息，如关于压缩数据的辅助信息未储存在高速缓存中则从存储器读取关于压缩数据的辅助信息并将其储存在高速缓存中，以及控制单元使用关于压缩数据的辅助信息从存储器读取压缩数据；展开单元，展开从存储器读取的压缩数据。
-
公开(公告)号：CN106233258A
公开(公告)日：2016-12-14
申请号：CN201580023494.8
申请日：2015-04-29
申请人： 微软技术许可有限责任公司
CPC分类号： H03M13/35 , G06F11/1048 , G06F11/1076 , G06F11/0796 , G06F12/04
摘要： 描述了可变宽度纠错。存储器控制器可以从存储器地址确定对于该存储器地址的地址区域要应用哪种类型的纠错，以及可以生成对于存储器设备的命令。与该地址区域相关联的纠错元数据的量可以取决于地址区域的空间位置而变化。在某些情况下，可以执行两个转换：一个转换由处理器通过使用由操作系统建立的信息而执行，而另一个转换由存储器控制器（或存储器设备）执行。在另外的情况中，可以执行单个转换，例如由处理器通过使用由操作系统建立的信息而执行，其可以确定在虚拟地址区域到真实物理地址区域的转换期间的可变纠错。
-
公开(公告)号：CN103733183B
公开(公告)日：2016-08-17
申请号：CN201280039444.5
申请日：2012-06-25
申请人： 美光科技公司
发明人： 戴维·A·帕尔默
CPC分类号： G06F12/0246 , G06F12/04 , G06F2212/1016 , G06F2212/1036 , G06F2212/7203
摘要： 本发明包含用于结合未对准数据的方法及系统。一种方法包含：接收与第一未对准数据部分相关联的第一写入命令；接收与第二未对准数据部分相关联的第二写入命令；及结合所述第一未对准数据部分与所述第二未对准数据部分，其中结合包含将所述第一未对准数据部分及所述第二未对准数据部分写入到存储器装置中的一页。
-
公开(公告)号：CN103425589A
公开(公告)日：2013-12-04
申请号：CN201310173039.9
申请日：2013-05-10
申请人： 索尼公司
发明人： 麻生伸吾
IPC分类号： G06F12/02
CPC分类号： G06F12/0246 , G06F12/04 , G06F2212/7203
摘要： 本发明公开了控制装置、存储装置以及存储控制方法，该控制装置包括控制单元，被配置以如此方式来执行控制：在响应于写入请求将数据写入到第一非易失性存储器中经受处理并作为执行擦除操作的单位的物理区域中的情况下；并且在请求写入的数据的末端与第一非易失性存储器中作为执行写入操作的最小单位的物理区域之间的边界不一致的情况下，大小小于最小单位的第一数据存储在预定的临时存储区域中；以及之后在请求将由与第一数据相同的逻辑地址所指定的第二数据写入的情况下，第一数据和第二数据被组合并被写入至经受处理的物理区域中。
-
公开(公告)号：CN101606134B
公开(公告)日：2013-09-18
申请号：CN200880004324.5
申请日：2008-02-07
申请人： 高通股份有限公司
发明人： 布赖恩·约瑟夫·科佩茨 , 维克托·罗伯茨·奥格斯堡 , 詹姆斯·诺里斯·迪芬德尔费尔 , 托马斯·安德鲁·萨托里乌斯
IPC分类号： G06F12/04
CPC分类号： G06F12/04 , G06F12/1027 , G06F2212/655 , Y02D10/13
摘要： 通过识别引起存储器中的不同页之间的边界跨越的地址且链接与两个存储器页相关联的地址转换信息而改进处理器内的地址转换性能。根据处理器的一个实施例，所述处理器包含经配置以辨识对跨越第一存储器页与第二存储器页之间的页边界的存储器区域的存取的电路。所述电路还经配置以链接与所述第一存储器页和第二存储器页相关联的地址转换信息。因此，响应于对相同存储器区域的后续存取，可基于单一地址转换来检索与所述第一存储器页和第二存储器页相关联的所述地址转换信息。
-
公开(公告)号：CN101046773B
公开(公告)日：2012-05-09
申请号：CN200710093636.5
申请日：2007-03-29
申请人： 索尼德国有限责任公司
CPC分类号： G06T1/60 , G06F12/04 , G06F2212/1056
摘要： 本发明提出了一种在有对准限制的系统中写入数据的方法，其中：产生于第一源数据(21＇)的第一目标数据(22＇)被写入起始于非对准位置的存储区，第一源数据(21＇)位于起始于第一源位置(21a)的存储区。所述方法包括从存储区(27)中提取第二源数据(27＇)的步骤，存储区(27)起始于第一源位置(21a)之前的第二源位置(27a)，所述第二源数据(27＇)包含所述第一源数据(21＇)，从所述第二源数据(27＇)产生(23)第二目标数据(24＇)，所述第二目标数据(24＇)包含所述第一目标数据(22＇)，将所述第二目标数据(24＇)写入起始于非对准位置(24a)的存储区(24)，其中第二源位置(24＇)的设置成使得所述第一目标数据(22＇)写入起始于所述非对准位置(22a)的存储区。
-
公开(公告)号：CN100517217C
公开(公告)日：2009-07-22
申请号：CN200610059544.0
申请日：1999-03-04
申请人： 高通股份有限公司
CPC分类号： G06F9/30109 , G06F9/30014 , G06F9/30032 , G06F9/30043 , G06F9/30141 , G06F9/30149 , G06F9/3016 , G06F9/30167 , G06F9/3816 , G06F9/3824 , G06F9/3826 , G06F9/3853 , G06F9/3885 , G06F9/3893 , G06F12/04 , G06F15/7857
摘要： 本发明为DSP提供一种新的改进的方法与电路。本发明应用于寄存库，其寄存器可至少由两个处理单元访问，从而可用多个处理单元对特定数据组作多次操作，无须对存储器读写数据。当与多总线结构、高度平行指令组合应用时，就实现了本发明的另一方面，即执行高度流水线的多操作处理。
-
公开(公告)号：CN100517216C
公开(公告)日：2009-07-22
申请号：CN200610059542.1
申请日：1999-03-04
申请人： 高通股份有限公司
CPC分类号： G06F9/30109 , G06F9/30014 , G06F9/30032 , G06F9/30043 , G06F9/30141 , G06F9/30149 , G06F9/3016 , G06F9/30167 , G06F9/3816 , G06F9/3824 , G06F9/3826 , G06F9/3853 , G06F9/3885 , G06F9/3893 , G06F12/04 , G06F15/7857
摘要： 数字信号处理电路要求使用可变长度指令组。示例的DSP包括一组可在其上与寄存库(120)交换数据的三条数据总线(108、110、112)和三个数据存储器(102、103、104)。寄存库的寄存器可被至少两个处理单元(128、130)访问。使用的取指令单元(156)接收存储在指令存储器(152)里的可变长度指令，该指令存储器可用三个数据存储器(102、102、104)分开。
-
公开(公告)号：CN101088074A
公开(公告)日：2007-12-12
申请号：CN200580044885.4
申请日：2005-12-27
申请人： 英特尔公司
CPC分类号： G06F12/04 , G06F12/0817 , G06F12/0886 , Y10S707/99952
摘要： 公开了在一级高速缓存中具有不同高速缓存位置长度的高速缓存系统的设计和操作的系统和方法。在一个实施例中，每个一级高速缓存可以包括不同长度的高速缓存位置组，它们能够保存二级高速缓存行的位置。可以从共享矢量中的数据产生状态树。当请求从一级高速缓存到达的时候，二级高速缓存可以检查状态数的节点来判断与进来的请求相对应的状态树的节点是否已经是活动的。可以将这个判断的结果用于禁止或允许请求的同时处理。
-
公开(公告)号：CN1862484A
公开(公告)日：2006-11-15
申请号：CN200610059542.1
申请日：1999-03-04
申请人： 高通股份有限公司
CPC分类号： G06F9/30109 , G06F9/30014 , G06F9/30032 , G06F9/30043 , G06F9/30141 , G06F9/30149 , G06F9/3016 , G06F9/30167 , G06F9/3816 , G06F9/3824 , G06F9/3826 , G06F9/3853 , G06F9/3885 , G06F9/3893 , G06F12/04 , G06F15/7857
摘要： 数字信号处理电路要求使用可变长度指令组。示例的DSP包括一组可在其上与寄存库(120)交换数据的三条数据总线(108、110、112)和三个数据存储器(102、103、104)。寄存库的寄存器可被至少两个处理单元(128、130)访问。使用的取指令单元(156)接收存储在指令存储器(152)里的可变长度指令，该指令存储器可用三个数据存储器(102、102、104)分开。
-
-
-
-
-
-
-
-
-
搜索结果
80 条记录 (耗时 0.017 秒)
