公开(公告)号：CN105405881A

公开(公告)日：2016-03-16

申请号：CN201410412656.4

申请日：2014-08-20

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  秦长亮 ,  王桂磊 ,  朱慧珑

IPC: H01L29/78 ,  H01L29/41 ,  H01L21/336

Abstract: 本发明公开了一种半导体器件，包括：衬底上沿第一方向延伸的多个鳍片，沿第二方向延伸并且跨越了每个鳍片的栅极，位于栅极两侧的鳍片上的源漏区以及栅极侧墙，其中，鳍片由缓冲层以及高迁移率材料构成的沟道层构成，缓冲层包围了沟道层的侧面和底面。依照本发明的半导体器件及其制造方法，通过移除假栅极堆叠同时增加刻蚀深度和横向宽度，能在所需的鳍片结构上自对准的局域地形成高载流子迁移率的沟道，从而有效提高鳍片沟道区的载流子迁移率，进而有效提高器件性能和可靠性。

公开(公告)号：CN105336786A

公开(公告)日：2016-02-17

申请号：CN201410404893.6

申请日：2014-08-15

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  秦长亮 ,  王桂磊 ,  朱慧珑

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明公开了一种半导体器件，包括：衬底上沿第一方向延伸的多个鳍片，沿第二方向延伸并且跨越了每个鳍片的栅极，位于栅极两侧的鳍片上的源漏区以及栅极侧墙，其中，鳍片中具有高迁移率材料构成的沟道层，鳍片至少包围了沟道层的侧面。依照本发明的半导体器件及其制造方法，通过移除假栅极堆叠同时增加刻蚀深度，能在所需的鳍片结构上自对准的局域地形成例如Ge的高迁移率沟道，从而有效提高鳍片沟道区的载流子迁移率，进而有效提高器件性能和可靠性。

公开(公告)号：CN105097474A

公开(公告)日：2015-11-25

申请号：CN201410196176.9

申请日：2014-05-09

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  李俊峰 ,  刘金彪 ,  赵超

IPC: H01L21/283

CPC classification number: H01L29/66545 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/28556 ,  H01L21/28568 ,  H01L29/4236 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66613 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明提供了一种半导体器件的制造方法，包括步骤：在衬底上形成栅沟槽；在栅沟槽中形成栅介质层以及其上的金属栅极层；在金属栅极层表面上形成第一钨层，并进行N离子注入，以形成氮化钨的阻挡层；采用ALD工艺进行钨填充。该阻挡层避免了前驱物中的离子在界面的富集以及穿透到金属栅极和栅介质层中，同时，提高了钨的粘附性，增大了钨在平坦化时的工艺窗口，提高器件的可靠性并进一步降低了栅极电阻。

公开(公告)号：CN103137488B

公开(公告)日：2015-09-30

申请号：CN201110394014.2

申请日：2011-12-01

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L29/1054 ,  H01L21/28518 ,  H01L21/76805 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/823807 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明提供一种半导体器件及其制造方法，该制造方法包括以下步骤：提供衬底(100)，在所述衬底(100)之上形成伪栅堆叠和侧墙(230)，在伪栅堆叠的两侧形成源/漏区(110)，并形成覆盖整个半导体器件的停止层(240)以及第一层间介质层(300)；去除所述停止层(240)的一部分以暴露所述伪栅堆叠，继续去除所述伪栅堆叠，暴露沟道区；刻蚀所述沟道区，形成凹槽结构；在凹槽结构中形成新沟道区，与所述衬底(100)的上表面齐平，所述新沟道区从与衬底的交界面开始依次包括缓冲层、Ge层(120)和Si帽层；形成栅极堆叠。相应地，本发明还提供一种半导体器件。本发明通过使用Ge来代替Si形成新的沟道区，有效提高了载流子迁移率，提高了半导体器件的性能。

公开(公告)号：CN102820207B

公开(公告)日：2015-09-23

申请号：CN201110157046.0

申请日：2011-06-11

Applicant: 中国科学院微电子研究所

Inventor： 李春龙 ,  王桂磊 ,  李俊峰 ,  赵超

IPC: H01L21/00 ,  H01L21/66

Abstract: 一种避免氧化炉管二氯乙烯失效的方法和装置，用于确保热氧化生长过程中二氯乙烯通过N2的携带方式正常通入所述氧化炉管内，对于每个含有二氯乙烯的工艺制程，采集其二氯乙烯重量减少的数据，如所述二氯乙烯重量减少的数据在正常值范围内，则说明每次都有足够量的二氯乙烯通进所述氧化炉管内。本发明通过直接监测DCE的重量是否减少来确保DCE送入氧化炉管内，消除了传统技术中通过监测N2的流量而间接地监测DCE是否送入氧化炉管所隐藏的不确定因素，保证了DCE能够有效去除SiO2生长过程的杂质离子，确保了SiO2的薄膜质量。

公开(公告)号：CN104425241A

公开(公告)日：2015-03-18

申请号：CN201310409612.1

申请日：2013-09-10

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  赵超

IPC: H01L21/311

CPC classification number: H01L21/31116

Abstract: 本发明提供了一种自然氧化层的去除方法，在400℃～600℃的温度条件下，使用锗的氢化物去除半导体衬底表面上的自然氧化层。本发明提供的自然氧化层的去除方法的处理温度低，可有效避免半导体器件衬底硅的损失，并且整个去除过程可在外延反应设备中进行，不需要对外延反应设备的腔室进行任何改造，因此处理成本也大大降低。

公开(公告)号：CN104124163A

公开(公告)日：2014-10-29

申请号：CN201310144228.3

申请日：2013-04-23

Applicant: 中国科学院微电子研究所

Inventor： 秦长亮 ,  尹海洲 ,  王桂磊 ,  殷华湘 ,  李俊峰 ,  赵超

IPC: H01L21/336

CPC classification number: H01L29/66636 ,  H01L29/0847

Abstract: 本发明提供了一种晶体管制造方法，采用了原位刻蚀工艺形成源漏区域凹槽，避免了传统刻蚀方法对衬底晶格的损伤，从而保证了后续外延工艺所形成的源漏区域的质量；同时，由于原位刻蚀工艺与外延工艺同在外延机台内进行，大大压缩源漏区域凹槽的形成工艺与外延工艺之间的等待时间，从而抑制界面氧化层的形成以及凹槽内壁对空气中碳元素的吸附，减少了后续外延的缺陷源，还能够避免常规工艺中为了去除自然氧化层及碳元素而采用的高温过程对衬底中掺杂元素分布的影响。

公开(公告)号：CN103594420A

公开(公告)日：2014-02-19

申请号：CN201210295970.X

申请日：2012-08-17

Applicant: 中国科学院微电子研究所

Inventor： 秦长亮 ,  殷华湘 ,  尹海洲 ,  王桂磊

IPC: H01L21/8238

CPC classification number: H01L21/823814

Abstract: 本发明提供了一种具有保护间隙壁的晶体管器件制造方法。本发明中，在形成栅极间隙壁之后，增加了一层保护间隙壁，之后，通过STI结构、栅极间隙壁、保护间隙壁以及栅极上的硬掩模层作为掩模，各向异性地自对准形成了源漏区域凹槽，由于保护间隙壁的存在，栅极间隙壁的侧面在源漏区域凹槽刻蚀工艺中不会受到损伤，从而避免栅极线条顶端两侧暴露出来被刻蚀，以及随之而导致的外延过程中多晶硅栅极生长锗硅的情况。

公开(公告)号：CN103177952A

公开(公告)日：2013-06-26

申请号：CN201110433694.4

申请日：2011-12-21

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊

IPC: H01L21/285

Abstract: 本发明公开了一种薄膜制造方法，包括：清洁腔体、稳定腔体并将晶圆送入腔体中；通入反应气体以及稀释保护气体，控制反应腔压力小于等于0.2T；激发射频，产生等离子体，在等离子体作用下使得吸附在晶圆上的反应气体反应形成薄膜材料，其中，控制反应腔温度为200～400℃；完成所需的薄膜厚度生长后，关闭射频，停止通入反应气体，取出晶圆。依照本发明的薄膜制造方法，通过控制PECVD方法及其设备的温度、RF频率以及压力等工艺参数，获得了高台阶覆盖率和高底部填充率的良好共型性薄膜，提高了器件的绝缘隔离性能和增大了侧墙形成工艺干法刻蚀工艺窗口。

公开(公告)号：CN119945418A

公开(公告)日：2025-05-06

申请号：CN202411960018.6

申请日：2024-12-27

Applicant: 北京超弦存储器研究院 ,  中国科学院微电子研究所

Inventor： 许高博 ,  包运娇 ,  杨延宇 ,  王桂磊 ,  赵超

IPC: H03K19/20 ,  H03K19/00 ,  H03B5/04

Abstract: 本发明公开一种环形振荡器及其制造方法，涉及微电子技术领域，用于降低环形振荡器的功耗。所述环形振荡器包括：多个反相器。多个反相器分为第一反相器组、第二反相器组和第三反相器组。第一反相器组包括的反相器的开关速度，大于第二反相器组包括的反相器的开关速度。第二反相器组包括的反相器的功耗小于第一反相器组和第三反相器组包括的反相器的功耗。第三反相器组用于输出信号。第一反相器组和第三反相器包括的至少一个反相器中的晶体管为环栅晶体管。第二反相器组包括的至少一个反相器中的晶体管为氧化物薄膜晶体管。氧化物薄膜晶体管设置于环栅晶体管的上方。所述环形振荡器的制造方法用于制造上述环形振荡器。