公开(公告)号：CN117692134A

公开(公告)日：2024-03-12

申请号：CN202310791116.0

申请日：2023-06-30

Applicant: 瑞萨电子株式会社

Inventor： 菅原崇彦 ,  岩谷祐一 ,  滨口晃

IPC: H04L9/08

Abstract: 本公开涉及一种密钥更新管理系统和密钥更新管理方法。在外部存储自身被来自恶意第三方的合法旧密钥替换时，安全IP不能识别其是旧密钥并且可以被轻易地回滚，即，旧密钥被视为合法密钥并且操作。在SoC中提供OTP，并且在一个控制表区域中管理密钥环的版本。具体地，在OTP的管理表区域中写入与密钥更新同步更新的预定信息，并且通过将预定信息与包括更新密钥的密钥环进行关联来计算认证值。在注册密钥环时，所计算的认证值被添加和注册。

公开(公告)号：CN110556293B

公开(公告)日：2024-03-08

申请号：CN201910401527.8

申请日：2019-05-15

Applicant: 瑞萨电子株式会社

Inventor： 堰和彦

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

公开(公告)号：CN110716693B

公开(公告)日：2024-02-13

申请号：CN201910610918.0

申请日：2019-07-08

Applicant: 瑞萨电子株式会社

Inventor： 仓藤崇 ,  山本智志

IPC: G06F3/06

Abstract: 本申请涉及信息处理器件和控制方法。主机发出当数据更新处理中断时指定的有效数据。控制单元3在存储单元2中存储：第二更新状态标志8_2，其指示第一更新状态标志8_1的更新状态；和第二数据6_2，其指示第一数据6_1的更新状态；以及第三更新状态标志8_3，其指示有效指令标志7的更新状态。当基于有效指令标志7的确定是不可能时，使用数据确定单元4基于第一更新状态标志8_1、第二更新状态标志8_2和第三更新状态标志8_3的值确定第一数据6_1和第二数据6_2中的哪一个数据是有效的。

公开(公告)号：CN107818976B

公开(公告)日：2024-02-09

申请号：CN201710784798.7

申请日：2017-09-04

Applicant: 瑞萨电子株式会社

Inventor： 儿玉荣介

IPC: H01L27/02

Abstract: 在包括电阻元件的半导体器件中设置有静电保护元件，所述静电保护元件包括将所述电阻元件作为组成元件的寄生双极晶体管。换言之，替代在半导体器件中设置专用静电保护元件，通过使用在半导体器件中设置的电阻元件，也可以实现静电保护元件的功能。

公开(公告)号：CN117478084A

公开(公告)日：2024-01-30

申请号：CN202310828587.4

申请日：2023-07-07

Applicant: 瑞萨电子株式会社

Inventor： 森越信之

IPC: H03F3/45 ,  H04L25/03

Abstract: 本发明提供了一种差分放大器电路。差分放大器包括作为第一级的第一差分放大器电路、在第二级中具有共模反馈电路的第二差分放大器电路、以及反馈差分电路，反馈差分电路被配置为将第一差分放大器电路的差分输出与第二差分放大器电路的差分输入之间的差分信号乘以共模反馈电路的差分输出的大小。

公开(公告)号：CN117410258A

公开(公告)日：2024-01-16

申请号：CN202310616062.4

申请日：2023-05-29

Applicant: 瑞萨电子株式会社

Inventor： 坂本和夫

IPC: H01L23/488 ,  H01L21/60

Abstract: 本发明提供具有放大的凸块间距的放置区域，同时在凸块处理中避免底部填充胶空隙生成的风险。凸块的数目没有被改变，但是在中央处的凸块间距在干燥方向上与倒装芯片处理的干燥方向平行布置，并且制作了n行被放大+b(μm)凸块间距的布置区域，并且芯片区域被精细地调整。根据发明，相对于焊料清理之后的干燥空气方向，针对在中央部分中平行于空气产生的最小凸块放大区域，干燥空气的功率没有改变。

公开(公告)号：CN107492547B

公开(公告)日：2024-01-09

申请号：CN201710422664.0

申请日：2017-06-07

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  藏本贵文

IPC: H01L27/02 ,  H01L27/092

Abstract: 本发明涉及半导体器件和通信电路。提供了一种能够降低在电感器中产生的噪声的影响的半导体器件和通信电路。根据实施例的半导体器件(100)包括：衬底(101)；第一电路(131)，该第一电路(131)被设置在衬底(101)的第一区域置在衬底(101)的第二区域(120)中，第二电路(132)可被配置为与第一电路(131)选择性地操作；第一电感器(113)，该第一电感器(113)设置在第二区域(120)中并与第一电路(131)相连；以及第二电感器(123)，该第二电感器(123)设置在第一区域(110)中并与第二电路(132)相连。(110)中；第二电路(132)，该第二电路(132)被设

公开(公告)号：CN110010687B

公开(公告)日：2024-01-05

申请号：CN201811654142.4

申请日：2018-12-26

Applicant: 瑞萨电子株式会社

Inventor： 酒井敦 ,  永久克己 ,  江口聪司 ,  町田信夫 ,  新井耕一 ,  冈本康宏 ,  久田贤一 ,  山下泰典

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/16

Abstract: 本公开用于改进半导体器件的特性。在沟槽下方的漂移层中布置有具有与漂移层相反的导电类型的杂质的第一p型半导体区域，并且进一步布置第二p型半导体区域，第二p型半导体区域从上往下看与形成有沟槽的区域间隔一定距离并且具有与漂移层相反的导电类型的杂质。第二p型半导体区域通过在Y方向(图中的深度方向)上布置在空间中的多个区域配置。因此，通过提供第一和第二p型半导体区域以及进一步通过布置由空间间隔的第二p型半导体区域，可以在保持栅极绝缘膜的击穿电压的同时降低比导通电阻。

公开(公告)号：CN106919514B

公开(公告)日：2024-01-02

申请号：CN201611201981.1

申请日：2016-12-23

Applicant: 瑞萨电子株式会社

Inventor： 松原胜重 ,  松本圭介 ,  望月诚二

IPC: G06F12/04 ,  G06F12/0877 ,  G06F12/0893

Abstract: 公开了半导体装置、数据处理系统及半导体装置控制方法。减少由未包括在压缩数据中的辅助信息的读取导致的总线/存储器带宽消耗。存储器储存压缩数据和用于读取压缩数据的辅助信息。半导体装置包括高速缓存，其中储存在存储器中储存的辅助信息；控制单元，当接收用于读取存储器中储存的压缩数据的读取请求时，如关于压缩数据的辅助信息储存在高速缓存中则从高速缓存读取关于压缩数据的辅助信息，如关于压缩数据的辅助信息未储存在高速缓存中则从存储器读取关于压缩数据的辅助信息并将其储存在高速缓存中，以及控制单元使用关于压缩数据的辅助信息从存储器读取压缩数据；展开单元，展开从存储器读取的压缩数据。

公开(公告)号：CN112083705B

公开(公告)日：2023-12-22

申请号：CN202010399409.0

申请日：2020-05-12

Applicant: 瑞萨电子株式会社

Inventor： 石川慎二

IPC: G05B23/02

Abstract: 本公开的实施例涉及异常检测系统、异常检测装置和异常检测方法。本发明的目的是提供一种能够容易地提取特定子过程的区间信号的技术。异常检测系统包括用于从监测信号中包括的复合序列中的多个子序列中提取特定子序列作为异常检测的对象的提取单元。提取单元通过动态时间归整方法根据复合序列和作为预先获取的复合序列的示例的参考序列来确定最佳归整路径。提取单元基于最佳归整路径以及参考序列的子序列的起点和终点来标识特定子序列的起点和终点。提取单元基于特定子序列的起点和终点来提取特定子序列。