-
公开(公告)号：CN113268860A
公开(公告)日：2021-08-17
申请号：CN202110451730.3
申请日：2021-04-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/20
Abstract: 本发明涉及一种相变存储器件仿真模型，包括：相变电阻模块，用于计算当前的所述相变单元的阻值；相变电压电流模块，用于根据所述当前的所述相变单元的阻值、结晶率、熔融率、以及设置的参数由电路仿真器得到所述相变单元的电压和电流；温度计算模块，用于根据所述相变单元的电压和电阻，结合设置的所述相变单元的参数计算所述相变单元的温度；结晶熔融控制模块，用于对所述相变单元的温度进行判断，得到控制指令；结晶率计算模块，用于根据所述控制指令计算结晶率；熔融率计算模块，用于根据所述控制指令计算熔融率；所述结晶率熔融率存储模块用于保存计算得到的结晶率和熔融率。本发明能够更为准确地仿真模拟出相变存储器件在电路中的工作状态。
-
公开(公告)号：CN110619906B
公开(公告)日：2021-06-25
申请号：CN201910763063.5
申请日：2019-08-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供了一种多级相变存储器的读出电路及读出方法，涉及微电子技术领域，解决了传统方法无法读出多级相变存储单元存储的多位数据的技术问题。本发明提供的多级相变存储器的读出方法应用于存储有N位二进制数据的相变存储单元，读出方法按照由高位到低位的顺序逐位读取目标相变存储单元的N位二进制数据，读出方法包括N个阶段，第M阶段包括步骤：获取目标相变存储单元当前状态所对应的读电流；获取参考电流，其中，当M＝1时选择起始参考电流，当M>1时根据之前读出的数据位选择对应阶段的参考电流；比较读电流和对应阶段的参考电流，获得读出电压信号；处理读出电压信号，获得二进制数据的第N‑M+1位数据信号；其中，1≤M≤N。
-
公开(公告)号：CN112859996A
公开(公告)日：2021-05-28
申请号：CN202110086387.7
申请日：2021-01-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05F1/567
Abstract: 本发明涉及一种低压高精度带隙基准电路，包括：正温度电流产生电路，用于产生与绝对温度正相关的电流；负温度电流产生电路，用于产生与绝对温度负相关的电流；高温补偿电路，用于在温度升高时产生高温补偿电流；低温补偿电路，用于在温度降低时产生低温补偿电流；电流电压转换电路，用于采用所述高温补偿电流和低温补偿电流对产生的绝对温度正相关的电流和绝对温度负相关的电流进行补偿，并将补偿后的电流转换为电压。本发明针对曲线特征在高温、低温时引入或引出正温特性补偿电流，具有更好的温度特性，提高了系统的工作性能和可靠性。
-
公开(公告)号：CN112614525A
公开(公告)日：2021-04-06
申请号：CN202011486054.5
申请日：2020-12-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明涉及一种提高电阻一致性的低功耗相变存储器写驱动电路，其中，基准产生电路产生基准电压或电流提供给电流镜隔离电路；振荡器产生时钟信号用于时序电路；写信号处理电路判断写使能信号与时钟信号的关系，直接或延时后提供使能信号给脉冲控制电路；电流镜隔离电路在电流镜开关电路控制下给电流源电路提供偏置；脉冲控制电路用来控制电流源电路产生的电流脉冲幅度、电流脉冲持续时间、电流脉冲阶梯数和阶梯时间的控制；电流源电路根据电流镜隔离电路提供的偏置和脉冲控制电路产生的控制信号产生相应的写电流脉冲。本发明可以优化存储器上电后第一次写电流脉冲波形，并尽可能减少功耗。
-
公开(公告)号：CN110335636B
公开(公告)日：2021-04-02
申请号：CN201910605311.3
申请日：2019-07-05
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的多级存储读写方法及系统，包括：数据存储模块，包括多个存储数据的数据单元；参考模块，包括多个参考单元，2k‑1个参考单元对应1个数据单元，用于存储与存储的数据对应的参考信号，k为存储的数据比特；读出功能模块，在读取某一数据单元时将其对应的参考信号读出，并还原数据单元中储存的数据。本发明采用2T2R的结构作为基本单位进行数据存储，通过两个相变存储元件不同阻值的组合在一定程度上减少阻值漂移带来的影响，实现高密度存储；设置检纠错功能，通过检错、纠错提高相变存储器多值存储的可靠性；设置参考单元，通过参考单元计算还原存储的数据，实现高可靠性读取；同时降低检纠错的难度，进一步提高可靠性。
-
Patent Agency Ranking
公开(公告)号：CN107864215B
公开(公告)日：2020-10-20
申请号：CN201711164098.4
申请日：2017-11-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H04L29/08 , G06F16/172 , G06F16/182
Abstract: 本发明提供一种对等网络文件系统、访问控制/管理方法/系统、及终端，所述访问控制方法包括：访问所述访问端节点下文件目录，并判断所述访问端节点与其指定的共享端节点之间是否已建立数据访问处理连接；若否，则动态配置与共享端节点之间的数据访问处理连接；若是，则打开所述文件目录中的被访问文件，在成功打开所述被访问文件时，读取该被访问文件，和/或对所述被访问文件进行数据处理；本发明通过对等组网建立数据访问处理连接，实现数据共享和映射连接关系，降低了数据一致性要求，提高了系统可用性；远程只读方式的访问，有利于提高并发度和吞吐量。
-
公开(公告)号：CN107591179B
公开(公告)日：2020-09-15
申请号：CN201710813137.2
申请日：2017-09-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种扩展存储器操作次数的电路结构及方法，所述电路结构包括N位循环计数器电路，与所述N位循环计数器电路连接的N个地址产生电路，及与N个所述地址产生电路连接存储器阵列，通过把对一个存储器字的N次操作分散到N个不同的存储器字中，避免了对一个存储器字的过度操作，在每次掉电时，把触发器电路的状态存储在非挥发相变存储器中，在每次上电时，读出非挥发相变存储器中的数据，使触发器电路及N位循环计数器电路恢复到掉电前状态，实现了存储器字在任何情况下的均衡操作。通过本发明所述一种扩展存储器操作次数的电路结构及方法，解决了现有技术中相变存储器无法实现每个存储单元的读写擦均衡的问题。
-
公开(公告)号：CN109347464B
公开(公告)日：2020-08-28
申请号：CN201811455080.4
申请日：2018-11-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/22
Abstract: 本发明提供一具有零静态功耗的上电复位/掉电检测电路及其实现方法，所述电路包括：上电复位模块，用于在上电时检测电源电压，并在电源电压大于第一阈值电压时产生上电阶跃信号；掉电检测模块，连接于上电复位模块，用于在掉电时检测电源电压，并在电源电压小于第二阈值电压时产生掉电阶跃信号；波形整合模块，连接于上电复位模块和掉电检测模块，用于将上电阶跃信号和掉电阶跃信号进行波形整合，产生上电复位阶跃信号和掉电检测阶跃信号；脉冲产生模块，连接于波形整合模块，用于对上电复位阶跃信号和掉电检测阶跃信号进行处理，产生上电复位脉冲信号和掉电检测脉冲信号。通过本发明解决了现有上电复位电路存在的诸多问题。
-
公开(公告)号：CN107622780B
公开(公告)日：2020-03-24
申请号：CN201710891378.9
申请日：2017-09-27
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种三维垂直型存储器读出电路及其读出方法，通过在所述读参考电流中引入位线寄生参数和位线上的漏电、字线上的漏电、垂直晶体管寄生参数、及读传输门寄生参数，以分别抵消所述半选通存储单元的位线寄生效应和位线上的漏电、字线上的漏电、第一垂直晶体管寄生效应及第一读传输门寄生效应，使所述读参考电流的瞬态值介于读低阻态电流和读高阻态电流之间，以实现消除伪读取现象，减小信号读出时间，减少误读取。通过本发明提供的三维垂直型存储器读出电路及其读出方法，解决了现有三维垂直型存储器读出电路读出时间长，存在误读取的问题。
-
公开(公告)号：CN110619907A
公开(公告)日：2019-12-27
申请号：CN201910806010.7
申请日：2019-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请实施例涉及神经网络领域。采用本发明提供的突触电路，包括：第一存储器、第二存储器和开关组件；开关组件包括第一开关管、第二开关管和第三开关管；第一开关管的第一端与第一存储器的第一端连接，第一开关管的控制端与第一位线接口连接；第二开关管的第一端与第二存储器的第一端连接，第二开关管的控制端与第二位线接口连接；第一存储器的第二端与第二存储器的第一端连接；第三开关管的第一端与第二存储器的第二端连接，第三开关管的第二端与字线接口连接，第三开关管的第三端接地。基于本申请实施例，通过第一开关管和第二开关管分别控制串联的第一存储器和第二存储器，在数据存储时可以减少存储器间的交叉干扰。
-
-
-
-
-
-
-
-
-
Search Results
210
records
(took 0.047 seconds)
