一种热载流子效应和总剂量效应的耦合仿真方法

    公开(公告)号:CN113591320B

    公开(公告)日:2022-09-06

    申请号:CN202110907226.X

    申请日:2021-08-09

    Abstract: 本发明公开了一种热载流子效应和总剂量效应的一种耦合仿真方法,主要解决现有技术无法准确得到NMOS场效应管电学特性随时间变化的问题,其实现方案是:利用TCAD工具的Sentaurus软件进行建模得到NMOS器件结构;对该器件利用施加的热载流子应力提取出器件的栅氧化层电荷和界面态陷阱电荷浓度进行仿真,得到器件在热载流子应力下的电学特性;然后激活Radiation模型进行总剂量效应和热载流子效应的耦合仿真,得到器件在耦合应力下的退化特性。本发明相比现有技术采用加固定电荷的方法,能更加准确的反映出总剂量效应对热载流子效应的影响,可用于获得NMOS场效应晶体管的电学特性。

    一种改进的经时击穿测试方法

    公开(公告)号:CN114636908A

    公开(公告)日:2022-06-17

    申请号:CN202210109343.6

    申请日:2022-01-28

    Inventor: 刘红侠 杨建业

    Abstract: 本发明公开了一种改进的经时击穿测试方法,应用于半导体参数分析仪,所述半导体参数分析仪连接有待测器件,所述方法包括:步骤1:按照预设参数和预设测试规则,对待测器件进行经时击穿测试,以获取测试过程中的输出特性变化曲线和转移特性变化曲线;步骤2:基于转移特性曲线,得到阈值电压和跨导曲线;步骤3:通过中带电压法,提取得到氧化层电荷变化量和界面态电荷变化量;步骤4:根据所述氧化层电荷变化量和界面态电荷变化量,确定氧化层电荷密度值和界面态电荷密度值。本发明能够提取待测器件内部的氧化层电荷和界面态电荷的变化情况,以对待测器件进行后续精准的质量评估。

    一种抗单粒子加固的SRAM单元及SRAM器件

    公开(公告)号:CN113192548A

    公开(公告)日:2021-07-30

    申请号:CN202110280929.4

    申请日:2021-03-16

    Abstract: 本发明公开了一种抗单粒子加固的SRAM单元及SRAM器件,该SRAM单元包括存储模块、传输模块和隔离模块,其中,存储模块用于存储数据,其包括N型下拉单元和P型上拉单元;存储模块一端连接电源VDD,另一端与传输模块连接;传输模块用于在读写操作中控制对存储模块进行访问;隔离模块连接N型下拉单元和P型上拉单元,用于有效隔离NMOS管和PMOS管,以实现电路翻转加固。本发明通过在传统6T‑SRAM存储单元结构中的上拉单元和下拉单元之间增加额外的隔离单元,实现了SRAM单元中NMOS和PMOS的有效隔离,从而减缓了SRAM单元中单粒子瞬态的反馈,抑制单粒子翻转,有效提高SEU阈值,进而提高电路的工作稳定性和可靠性,能够满足空间应用需求。

    基于22nm工艺的SONOS结构抗辐照FDSOI场效应管及其制备方法

    公开(公告)号:CN113035716A

    公开(公告)日:2021-06-25

    申请号:CN202110173091.9

    申请日:2021-02-08

    Abstract: 本发明涉及一种基于22nm工艺的SONOS结构抗辐照FDSOI场效应管及其制备方法,方法包括:制作SONOS结构、制作背栅、制作浅槽隔离、制作背板掺杂、制作高K栅氧和多晶硅栅、制作第一层Si3N4侧墙、制作轻掺杂源漏、制作源漏凸起、制作源漏区、表面清洗,器件完成。本发明在普通BOX层中加入Si3N4层,使BOX层分为上下两层,引入的势垒增加了电子和空穴的复合,减少了辐照作用下BOX层中陷阱俘获正电荷的数量,同时Si3N4层中产生陷阱负电荷,抵消BOX层中一部分陷阱正电荷的作用,使得BOX层界面附近的沟道深处不易反型,提高了器件抗辐照性能。

    一种检测MCU芯片抗EFT干扰能力的电路及方法

    公开(公告)号:CN112067926A

    公开(公告)日:2020-12-11

    申请号:CN202010933410.7

    申请日:2020-09-08

    Abstract: 本发明公开一种检测MCU芯片抗EFT干扰能力的电路及方法,本发明搭建了一个专门用于检测MCU抗EFT干扰能力的电路,利用该电路中第一直流电压源V1产生的线性直流电压信号驱动待检测MCU产生无EFT干扰时的输出波形,设计EFT干扰信号源参数,由线性直流电压信号驱动EFT干扰信号源产生EFT干扰信号,将线性直流电压信号与EFT干扰信号相加后驱动待检测MCU产生有EFT干扰时的输出波形,通过对比无EFT干扰信号与有EFT干扰信号时的输出波形,评估待检测MCU的抗EFT干扰能力。本发明EFT干扰信号源参数的设计更加符合工程实际情况,对MCU抗EFT干扰能力的评估更准确。

    基于锗硅异质结和双栅工艺的少掺杂隧穿场效应晶体管及制作方法

    公开(公告)号:CN110246893B

    公开(公告)日:2020-09-08

    申请号:CN201910518172.0

    申请日:2019-06-14

    Inventor: 刘红侠 韩涛

    Abstract: 本发明公开一种基于锗硅异质结和双栅的少掺杂隧穿场效应晶体管,主要解决现有少掺杂隧穿场效应晶体管开关比和频率差的问题。其包括:漏区、沟道区、源区、第一上栅介质、第二上栅介质、第一下栅介质、第二下栅介质、源极、栅极和漏极;源区和沟道区自左向右位于漏区左侧,栅极和第一上栅介质自上而下位于沟道区上侧,第一下栅介质位于沟道区下侧,源极位于第一上栅介质左侧,漏极位于第一下栅介质右侧,第二上栅介质位于第一上栅介质上侧,第二下栅介质位于第一下栅介质下侧;源区和沟道区分别采用Ge和SiGe材料,形成异质结;背栅极位于第一下栅介质下侧,形成双栅。本发明提高了晶体管的开关比和频率,适用于低功耗数字集成电路。

    基于OpenCL标准的卷积神经网络加速方法

    公开(公告)号:CN107341127B

    公开(公告)日:2020-04-14

    申请号:CN201710543986.0

    申请日:2017-07-05

    Abstract: 本发明提出了一种基于OpenCL标准的卷积神经网络加速方法,主要解决现有CPU处理卷积神经网络效率低的问题。其实现步骤为:1.读入原始的三维图像数据,将其传递到GPU的全局内存中;2.读取权重和偏置数据到GPU的全局内存中;3.将GPU的全局内存原始图像数据读取到GPU的局部内存中;4.初始化参数,构造线性激活函数Leaky‑ReLU;5.计算卷积神经网络第十二层的图片数据;6.计算卷积神经网络第十五层的图片数据;7.计算卷积神经网络第十八层的图片数据,并将该将图片数据存入GPU,再传回到主机内存中,给出运算时间。本发明提高了卷积神经网络运算速度,可用于计算机视觉的物体检测。

    一种静电防护ESD保护装置
    119.
    发明公开

    公开(公告)号:CN109524949A

    公开(公告)日:2019-03-26

    申请号:CN201811564896.0

    申请日:2018-12-20

    Inventor: 刘红侠 田鑫

    CPC classification number: H02H9/025

    Abstract: 本发明公开了一种静电防护ESD保护装置,主要解决传统RC触发电路误触发和版图面积过大的问题。其包括RC触发电路、保持时间电路和泄放NMOS管M3,这三者依次串联连接。其中RC触发电路检测静电放电ESD事件,并将检测的信号传送给保持时间电路,保持时间电路根据检测的信号控制泄放NMOS管M3的开启时间,保证泄放NMOS管M3有充足的时间用来泄放静电放电ESD电流。本发明利用保持时间电路将RC触发电路检测的静电上电时间与保持泄放时间的功能分开,在保证泄放管M3有足够开启时间的同时,减小了误触发与版图面积,可用于集成电路的静电保护设计。

    基于OpenCL标准的卷积神经网络加速方法

    公开(公告)号:CN107341127A

    公开(公告)日:2017-11-10

    申请号:CN201710543986.0

    申请日:2017-07-05

    Abstract: 本发明提出了一种基于OpenCL标准的卷积神经网络加速方法,主要解决现有CPU处理卷积神经网络效率低的问题。其实现步骤为:1.读入原始的三维图像数据,将其传递到GPU的全局内存中;2.读取权重和偏置数据到GPU的全局内存中;3.将GPU的全局内存原始图像数据读取到GPU的局部内存中;4.初始化参数,构造线性激活函数Leaky-ReLU;5.计算卷积神经网络第十二层的图片数据;6.计算卷积神经网络第十五层的图片数据;7.计算卷积神经网络第十八层的图片数据,并将该将图片数据存入GPU,再传回到主机内存中,给出运算时间。本发明提高了卷积神经网络运算速度,可用于计算机视觉的物体检测。

Patent Agency Ranking