-
公开(公告)号：CN114823856B
公开(公告)日：2023-10-27
申请号：CN202210447055.1
申请日：2022-04-26
Applicant: 电子科技大学 , 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种高压集成横向半导体器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区、第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区、第二导电类型埋层、第一介质层、第二介质氧化层、第三介质氧化层、多晶硅栅电极，第二导电类型埋层位于衬底内，通过刻槽注入后扩散推结形成，所刻槽采用介质填充；所述第二导电类型埋层在关态时在器件体内引入电场峰，增加器件的纵向耐压。
-
公开(公告)号：CN113659009B
公开(公告)日：2023-05-26
申请号：CN202110955840.3
申请日：2021-08-19
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/40 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种体内异性掺杂的功率半导体器件及其制造方法，包括第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空等势场板阵列，槽壁周围附有第一导电类型杂质；由于硅的介电系数是二氧化硅的三倍，在相同漂移区长度下，介质层能够取得更大的电场，提高击穿电压。槽壁用第一导电类型杂质包围住，由于MIS结构带来的辅助耗尽作用，大大提高了第二导电类型漂移区的浓度，降低比导通电阻。
-
公开(公告)号：CN115377198A
公开(公告)日：2022-11-22
申请号：CN202211072232.9
申请日：2022-09-02
Applicant: 电子科技大学
Abstract: 本发明提供一种VDMOS器件终端结构。终端区中，第一介质氧化层和多晶硅电极构成纵向浮空场板，同一列的纵向浮空场板表面由金属条相连等势，所述纵向浮空场板分布在终端区整个第二导电类型漂移区中。本发明中纵向浮空场板，一方面辅助耗尽终端漂移区，拓展了耗尽区宽度；另一方面，靠近曲率结处的纵向浮空场板，使得曲率结漂移区一侧的杂质重构，减小了主结的曲率效应，削弱了电场峰值，避免提前击穿，提高了器件耐压。
-
公开(公告)号：CN115224112A
公开(公告)日：2022-10-21
申请号：CN202210598880.1
申请日：2022-05-30
Applicant: 电子科技大学
IPC: H01L29/40 , H01L29/06 , H01L29/423 , H01L29/739 , H01L21/331
Abstract: 发明提供一种串联式双栅LIGBT器件及制造方法。第一介质氧化层和多晶硅电极构成纵向场板，所述纵向场板分布在整个第二导电类型漂移区中，形成有纵向场板阵列的匀场IGBT器件。同时以兼容工艺在IGBT阴极端形成低压控制电压电路，如MOS。在低压控制电压电路两侧以兼容工艺制作纵向场板结构，将纵向场板作为介质隔离槽进行高低压隔离。以MOS为例，将低压MOS漏端与IGBT阴极相短接，形成两个串联的器件，栅极短接，以相同栅压同时控制两个器件。由于二者串联，MOS的电流大小即为IGBT的电流大小，因此可以通过改变低压MOS的栅压来改变电流从而限定整个器件的电流，抑制寄生的p‑n‑p‑n闩锁开启。
-
公开(公告)号：CN115084230A
公开(公告)日：2022-09-20
申请号：CN202210761867.3
申请日：2022-06-30
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种基于体内曲率扩展的LDMOS结构及制造方法，包括：第一导电类型半导体衬底、第二导电类型漂移区、第一导电类型阱区、通过刻槽后离子注入并高温推结形成的第一导电类型埋层和第二导电类型埋层、位于器件表面的多晶硅栅电极，第一介质氧化层、第二介质氧化层、第三介质氧化层，第一导电类型埋层和第二导电类型埋层位于衬底内，所刻槽采用介质填充；本发明通过在衬底内引入第一导电类型埋层与第二导电类型埋层，在器件体内形成更大曲率，优化了器件体内电场分布，能够实现缩短漂移区距离，解决器件的横向耐压问题。
-
Patent Agency Ranking
公开(公告)号：CN114864670A
公开(公告)日：2022-08-05
申请号：CN202210521256.1
申请日：2022-05-13
Applicant: 电子科技大学
Abstract: 本发明提供一种缓解体内曲率效应的均匀电场器件及制造方法。第一介质氧化层和多晶硅电极构成纵向浮空场板，所述纵向浮空场板分布在整个第二导电类型漂移区中。本发明中纵向浮空场板辅助耗尽漂移区，提高了器件耐压，表面的top层几乎完全被纵向场板耗尽，钳位了表面电场。但由于靠近漏端的最后一个纵向浮空场板底部曲率效应显著，电场线集中造成了器件的提前击穿。通过相关工艺，使纵向场板底部的半球状氧化层半径增大，通过增加曲率半径，缓解了体内曲率效应，进一步提高器件耐压。
-
公开(公告)号：CN114823872A
公开(公告)日：2022-07-29
申请号：CN202210447123.4
申请日：2022-04-26
Applicant: 电子科技大学
IPC: H01L29/40 , H01L29/06 , H01L23/34 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种全隔离衬底耐压功率半导体器件及其制造方法，包括第一导电类型衬底，第一导电类型阱区，第一导电类型重掺杂区，第二导电类型漂移区，第二导电类型阱区，第二导电类型源端重掺杂发射区，第二导电类型漏端重掺杂集电区，第二导电类型掺杂岛，纵向介质氧化层和纵向多晶硅电极构成纵向浮空场板分布在整个第二导电类型漂移区中，纵向多晶硅电极穿通埋氧层深入第二导电类型掺杂岛内，还包括介质氧化层形成场氧化层和栅氧化层，介质氧化层形成埋氧层，第二导电类型多晶硅栅电极，纵向场板金属，源端金属，漏端金属。本发明在关态时，通过纵向电极深入第二导电类型掺杂岛，将横向高压引入衬底反向PN结，使衬底参与耐压，提高器件耐压。
-
公开(公告)号：CN110534514B
公开(公告)日：2022-01-25
申请号：CN201910837060.1
申请日：2019-09-05
Applicant: 电子科技大学
IPC: H01L27/088 , H01L29/06 , H01L29/40
Abstract: 本发明提供一种横向高压功率半导体器件的槽型终端结构，属于半导体功率器件技术领域。通过在横向高压功率半导体器件的曲率终端部分的N型轻掺杂漂移区内引入槽型介质条环，使得N型轻掺杂漂移区内的环型介质承担了主要耐压，这样就避免了由于漏端加高压所带来的源端PN结冶金界结面产生高电场峰值，进而造成器件耐压降低。由于介质槽的临界击穿电场远高于硅材料，所以本发明可以减小器件曲率终端的宽度，使电场线更加集中而不会提前击穿，这样就节约器件版图面积，并且与CMOS工艺相兼容，利用本发明可制作高压、高速、低导通损耗的横向高压功率器件。
-
公开(公告)号：CN113659009A
公开(公告)日：2021-11-16
申请号：CN202110955840.3
申请日：2021-08-19
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/40 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种体内异性掺杂的功率半导体器件及其制造方法，包括第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空等势场板阵列，槽壁周围附有第一导电类型杂质；由于硅的介电系数是二氧化硅的三倍，在相同漂移区长度下，介质层能够取得更大的电场，提高击穿电压。槽壁用第一导电类型杂质包围住，由于MIS结构带来的辅助耗尽作用，大大提高了第二导电类型漂移区的浓度，降低比导通电阻。
-
公开(公告)号：CN113658999A
公开(公告)日：2021-11-16
申请号：CN202110964582.5
申请日：2021-08-19
Applicant: 电子科技大学
IPC: H01L29/40 , H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种具有无结终端技术功率半导体器件及制造方法和应用，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空等势场板阵列；漏端引入浮空场板，改善此处的曲率效应，提高耐压。在终端则把第二导电类型漂移区的边界移动到漏端，利用漏端的浮空等势场板的作用把漂移区两端的电位钳位，没有产生电位差，从而避免了Psub和漂移区结的击穿。纵向浮空场板呈环形承担大部分耐压，并且把第二导电类型漏端重掺杂区的边界移动到和第二导电类型漂移区的边界一致，避免其产生N+N结，导致其提前击穿。
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.034 seconds)
